

**”Unii trăiesc fără nici o țintă în viață; trec prin lume ca niște fire de paie pe fața unui râu; nu merg ei, ci îi duce curentul.”**

*Lucius Annaeus Seneca*

## **Arii Logice Programabile** (GAL-uri)

### **Laboratoarele 1 & 2**



# Structuri Logice Programabile (GAL-uri) – Lab 1 & 2

## 1. Obiectivele laboratorului

Scopul acestui laborator este de a prezenta teoretic, în prima parte, arhitectura unei structuri logice programabile cu referire directă la circuitul produs de firma americană LATTICE GAL16V8 care ulterior va fi utilizat în cadrul laboratorului. În partea a doua se vor realiza două circuite un multiplexor și un decodificator 7 segmente. Cu aceste ocazii se va trece prin toate etapele necesare dezvoltării și implementării circuitului: **1.** de la dezvoltarea teoretică, conceptuală, **2.** descrierea funcționării software a circuitului în limbajul ABEL și **3.** simularea software a lui, până la **4.** obținerea fișierului de ardere a acestuia (JEDEC-file), **5.** programarea circuitului și **6.** testarea funcționării acestuia pe placa de test.


## 2. Introducere

Structurile Logice Programabile (PLD, **Programable Logic Device**) au apărut la începutul anilor '70 și cunosc în prezent o deosebită amploare. Firma Xilinx, de exemplu, a vândut în ultimul deceniu peste zece milioane de circuite FPGA (spre comparație, aproximativ în același interval, s-au vândut circa treizeci de milioane de microcontrolere din familia 8051, provenind de la firma Intel, în principal, dar și de la sursele secundare Philips, Siemens, Matsushita). Față de implementarea clasică cu circuite TTL, PLD-urile oferă o serie de avantaje:

- cost redus și fiabilitate ridicată;
- flexibilitate mare a structurii;
- densitate mare de integrare;
- durata ciclului proiectare-produție se reduce de la câteva luni la câteva săptămâni

## 3. Arhitectura

Circuitul GAL 16V8 este o structură logică programabilă realizat în tehnologie UltraMOS putând fi



atât scris cât și șters electric și putând lucra până la frecvențe maxime de 250 MHz. În **Figura 1.** Se remarcă arhitectura matricii de porți și programabile cu 64 de linii și 32 de coloane. Opt macrocelule OLMC (*Output Logic Macrocell*) cu o arhitectură complexă sunt disponibile pentru cei 8 pini de ieșire. Fiecare macrocelulă este configurabilă de utilizator (intrare, ieșire, inclusiv reacția pentru aria logică de intrare). Astfel, celulele OLMC pot fi configurate în trei topologii distincte (detalii despre aceste moduri de lucru vor fi prezentate în paginile următoare):

- modul *simplic* de lucru
- modul *complex* de lucru
- modul de tip *registru*

Alegerea configurației dorite este dată de doi biți globali SYN și AC0 care se găsesc într-un registru intern circuitului și care controlează modul de lucru pentru toate macrocelulele.

**Figura 1.** Arhitectura internă a circuitului GAL 16V8

Totodată există și un bit XOR care este specific fiecărei celule în parte și cu ajutorul căruia se controlează polaritatea ieșirii pentru toate cele trei moduri prezentate, în timp ce bitul AC1 controlează configurația de intrare/ieșire a celulelor. Harta memoriei interne și poziționarea acestor biți se arată în ANEXA 1.


Arhitecturi PAL emulate de GAL 16V8	Configurația celulei OLMC pentru GAL 16V8
16R8 16R6 16R4 16RP8 16RP6 16RP4	<b>Registru</b> <b>Registru</b> <b>Registru</b> <b>Registru</b> <b>Registru</b> <b>Registru</b>
16L8 16H8 16P8	<b>Complexă</b> <b>Complexă</b> <b>Complexă</b>
10L8 12L6 14L4 16L2 10H8 12H6 14H4 16H2 10P8 12P6 14P4 16P2	<b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b> <b>Simplă</b>

Figura 2. Echivalențe cu alte circuite

că avem opt termeni de tip produs care pot fi selectați la intrare registrului și șapte termeni produs care pot fi selectați în cazul configurației combinaționale intrare / ieșire. Pini 1 și 11 vor fi configurați tot

Cu aceasta arhitectură evoluată a macrocelului de ieșire circuitul GAL 16V8 poate emula la aceeași viteză și la un consum substanțial redus de putere (există două tipuri de dispozitive care se împart după consumul de la sursă: 75 mA – Low Power, 45 mA – Quarter Power) majoritatea circuitelor PAL bipolare cu 20 de pini – cu excepția seriei X realizată cu porți SAU-EXCLUSIV.


În *modul de lucru registru* toate macrocelulele sunt configurate ca ieșiri dedicate de tip registru (Figura 3) sau ca pini de intrare / ieșire (Figura 4) combinaționali. Toate celulele au același semnal de tact și același pin de validare a ieșirii. În cazul alegerii configurației de tip registru de ieșire se observă



Registered Configuration for Registered Mode

- SYN=0.
- AC0=1.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=0 defines this output configuration.
- Pin 1 controls common CLK for the registered outputs.
- Pin 11 controls common OE for the registered outputs.
- Pin 1 & Pin 11 are permanently configured as CLK & OE.

Figura 3. Configurația de tip registru a macrocelulei în modul *registru* de lucru




Combinatorial Configuration for Registered Mode

- SYN=0.
- AC0=1.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=1 defines this output configuration.
- Pin 1 & Pin 11 are permanently configured as CLK & OE.


Figura 4. Configurația combinațională a macrocelulei în modul *registru* de lucru.

timpul, în acest mod de lucru, ca intrări de tact (CLK) și de validare a ieșirii ( $\overline{OE}$ ) acești pini neputând fi configurați ca pini de intrare dedicați. Adresa fiecărei fuzibile din arie cât și a zonelor User Electronic Signature (UES) cât și Product Term Disable (PDT) sunt prezentate în Figura 5.

În *modul complex de lucru*, macrocelulele pot fi configurate numai ca ieșiri combinaționale simple cu posibilitate de trecere a lor în înaltă impedanță (**Figura 7**) sau ca ieșiri combinaționale cu posibilitate de reacție a ieșirii în matricea ȘI așa cum se observă în **Figura 6**. Ca o restricție existentă trebuie observat că dintre cele 8 OLMC numai 6 putând fi conectate în acest mod după cum se poate vedea din **Figura 11**. Pini 1 și 11 în acest mod devin pini de intrare și se folosesc de căile de întoarcere în structură a pinilor 19 și 12 astfel macrocelulele corespunzătoare acestor pini nu mai prezintă cale de reacție așa cum s-a prezentat și mai sus. În cazul în care aplicația ne impune să avem




**Figura 5.** Topologia internă a circuitului în *modul registru* de lucru



#### Combinatorial I/O Configuration for Complex Mode

- SYN=1.
- AC0=1.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=1.
- Pin 13 through Pin 18 are configured to this function.

**Figura 6.** Configurația de tip Intrare / Ieșire combinațională în modul *complex* de lucru




#### Combinatorial Output Configuration for Complex Mode

- SYN=1.
- AC0=1.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=1.
- Pin 12 and Pin 19 are configured to this function.

**Figura 7.** Configurația de tip ieșire combinațională în modul *complex*

cale de reacție pentru toate macrocelulele suntem obligați să folosim modul de lucru de tip registru. Ieșirea combinațională poate depinde de 7 termeni de tip produs (AND) deoarece un termen de tip produs este folosit pe post de trecere a ieșirii în înaltă impedanță.


În modul *simplic* de lucru macrocelulele pot fi configurate ca intrari (**Figura 10**) sau ieșiri cu (**Figura 8**) sau fără (**Figura 9**) cale de reacție în structură. Unul dintre avantajele acestui mod de lucru este dat de faptul prezenței a opt termeni de tip produs. Pini 1 și 11 sunt disponibili ca pini de intrare



#### Combinatorial Output with Feedback Configuration for Simple Mode

- SYN=1.
- AC0=0.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=0 defines this configuration.
- All OLMC **except** pins 15 & 16 can be configured to this function.


**Figura 8.** Configurație a macrocelulei în modul *simplic* în care se observă prezența reacției în structură



#### Combinatorial Output Configuration for Simple Mode

- SYN=1.
- AC0=0.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=0 defines this configuration.
- Pins 15 & 16 are permanently configured to this function.


**Figura 9.** Configurație de tip ieșire combinațională în modul *simplic* de lucru



#### Dedicated Input Configuration for Simple Mode

- SYN=1.
- AC0=0.
- XOR=0 defines Active Low Output.
- XOR=1 defines Active High Output.
- AC1=1 defines this configuration.
- All OLMC **except** pins 15 & 16 can be configured to this function.

**Figura 10.** Configurarea unei macrocelule ca intrare dedicată în modul *simplic* de lucru.



**Figura 11.** Arhitectura globală a întregului circuit în modul *complex* de lucru




Figura 12. Arhitectura circuitului în modul  *simplu*  de lucru.



## 4. Exemple

### 4.1. Un simplu exemplu

*Temă:* Să se implementeze într-un GAL 16V8 funcția SAU-EXCLUSIV (XOR).

În continuare vom urmări pașii ce trebuie executați pentru atingerea acestui obiectiv. Scopul final este acela de a obține un fișier JEDEC cu ajutorul căruia programatorul să fie capabil să scrie informația ce va configura și descrie funcționarea porții XOR într-un circuit de tipul GAL16V8.

Prima etapă constă în scrierea, redactarea textului sursă prin care se descrie funcționarea circuitului (cu ajutorul ecuațiilor de funcționare sau a altor artificii de limbaj care au ca scop să ne ușureze munca), echivalența între pinii circuitului și variabilele de intrare sau ieșiri, precizarea tipului de circuit folosit, introducerea unor vectori de test folosiți în testarea *software* a rezultatului etc.

În cadrul acestui laborator ne vom folosi de limbajul ABEL pentru a descrie funcționarea circuitului. În urma compilării acestui fișier vor rezulta mai multe fișiere cele mai multe dintre ele ținând de diferite rapoarte în care ne sunt prezentate diferite informații, cum ar fi: gradul de utilizare al circuitului, mesaje de eroare legate de nerespectarea sintaxei limbajului, date referitoare la momentul și durata compilării, numărul de termeni produs rezultați în urma minimizării etc. Cel mai important fișier rezultat fiind cel de tip JEDEC care conține și rezultatul compilării, acela care va fi utilizat de programator.

În cadrul limbajul ABEL se definesc patru zone distincte:

- Hederul
- Zona declarațiilor
- Descrierea logică a circuitului
- Zona vectorilor de test (această ultimă zonă poate fi implementată în mod separat într-un fișier specific destinat testării funcționării circuitului, fișier ce va avea extensia „**abv**” și va fi inclus în proiectul aplicației)

Prezentarea acestora se face pe codul sursă a XOR-ului:

```
Hederul          MODULE XOR
                   TITLE 'Test pentru crearea unui xor'      "linie opțională

Declarațiile     declarations
                   "declar pinii de intrare
                   A, B pin 2, 3;
                   "declar pinul de ieșire
                   Q pin 19 istype 'com';
                   x=.X.;

                   @alternate;

Descrierea logica equations
                   Q = /A & B + A & /B;

Vectorii de test test_vectors 'test'
                   ([A, B] -> [Q])
                   [0, 0] -> [x];
                   [0, 1] -> [x];
                   [1, 0] -> [x];
                   [1, 1] -> [x];

Sfârșit         END
```

Din punctul de vedere al aplicației, descrierea funcționării circuitului se va face într-un fișier ce va purta extensia „**abv**” și va fi parte integrantă a proiectului.

Fișierul JEDEC al implementării de mai sus generat în urma compilării este:



```
MODULE Mux_4To1
TITLE 'Realizare'
```

**declarations**

```
"intrari de control
    S1, S0 pin 5, 6;
"intrari date
    A0, A1, A2, A3 pin 1, 2, 3, 4;
"iesire
    Out pin 19 istype 'com';
x=.X.;
```

**equations**

```
Out=(!S1 & !S0 & A0) # (!S1 & S0 & A1) #
    ( S1 & !S0 & A2) # ( S1 & S0 & A3);
```

**test\_vectors**


```
([S1, S0, A0, A1, A2, A3]->[Out])
[0, 0, 1, 0, 0, 0 ]->[x];
[0, 1, 0, 1, 0, 0 ]->[x];
[1, 0, 0, 0, 1, 0 ]->[x];
[1, 1, 0, 0, 0, 1 ]->[x];
```

```
END
```

**Exercițiul 2.** Scrieți diagrama Veigh-Karnaugh ce descrie funcționarea circuitului și de unde a rezultat ecuația logică a acestuia.


Pașii care trebuie urmați pentru realizarea proiectului sunt:

1. Lansați în execuție mediul de dezvoltare Lattice Semiconductor ispLEVER Classic. Fereastra care se va deschide o dată cu lansarea aplicației este următoarea:




2. Din meniul „File” selectați opțiunea „New Project”. Automat se va lansa o aplicație de tipul „Wizard” care vă va ghida pașii în vederea dezvoltării și configurării corecte a proiectului acestei aplicații. În fereastra curentă, prima a acestui „Wizard”, dați un nume generic proiectului (de exemplu „Demo\_multiplexor”) și introduceți calea unde va fi salvat acesta, în cazul nostru

introducem structura de directoare „C:\Home\Multiplexor”. Anterior introducerii acestei structuri creați directorul „Multiplexor”. Totodată selectați tipul proiectului: Schematic/ABEL (în câmpul „Design Entry Type”). La final, apăsați butonul „Next” pentru a trece la etapa următoare.



3. În această etapă a configurării proiectului trebuie ales tipul circuitului și introduse date specifice ce descriu acest circuit (tip capsulă, putere consumată, viteza de propagare etc.). Aceste informații sunt necesare în special atunci când se obține fișierul JEDEC și în pasul anterior, atunci când se simulează circuitul. Realizați următoarele selecții conform figurii de mai jos.




Cea mai importantă setare ține de alegerea circuitului GAL16V8D și a capsulei de tip DIP. Chiar dacă circuitele cu care se va lucra în cadrul laboratorului vor fi de tip PALCE16V8, GAL16V8B sau GAL16V8C (circuite produse de alte companii sau predecesoare ale circuitului GAL16V8D)


aceast fapt nu va influența în mod negativ realizarea proiectului; toate aceste circuite sunt funcțional identice.

Totodată selectați tipul capsulei (Package type) DIP (*dual in-line packaged*). Deoarece circuitele cu care lucrăm sunt de tip DIP vom putea face o echivalare directă între circuitul dezvoltat și cel existent în realitate.


4. Prin apăsarea butonului „Next” se va ajunge la penultima fereastră a aplicației „Project Wizard” care ne permite să includem în proiect diferite fișiere specifice și necesare acestuia care au fost anterior dezvoltate sau preluate din alte surse.




Deoarece în cazul nostru particular nu avem astfel de fișiere mergem mai departe prin apăsarea butonului „Next”.



5. Ultima fereastră este una în care ne este prezentat un raport asupra tuturor opțiunilor alese anterior, permițându-ne, în cazul în care s-au strecurat greșeli, să revenim asupra deciziilor anterioare prin apăsarea butonului „Back”. Dacă nu au intervenit erori apăsăm butonul „Finish” – vezi figura de mai sus. În această etapă fereastra principală a aplicației arată ca mai jos;




6. În continuare din fereastra principală a aplicației selectați opțiunea „Source” urmată de „New...”. În fereastra care se deschide se selectează tipul de fișier ce va fi inclus în proiect. În cazul nostru *ABEL-HDL Module*. Fereastra care se afișează va fi una similară cu cea prezentată în figura de mai jos:




7. În cadrul acestei ferestre de dialog se vor completa rubricile: *Module Name* (numele modului – în același proiect putând exista mai multe module), *File Name* (numele fișierului sursă ABEL-HDL – numele sub care va fi salvat fișierul pe *hardisk*) și *Title* (opțional).
8. Se va completa listingul fișierului conform sursei prezentate mai sus. La sfârșit se salvează fișierului și se iese din editor.

9. Compilarea aplicației se va realiza prin selectarea opțiunii „*Compile Logic*” urmată de dublu-click pe aceasta. Dacă codul este corect și compilarea se va termina cu succes se va obține ceva asemănător cu imaginea de mai jos, în caz contrar se vor citi mesajele de eroare și se vor face corecțiile necesare.



10. Pentru simularea soft se selectează *mux\_4to1-vectors* și se execută „*Simulate JEDEC File*”. Pentru vizualizarea formelor de undă se selectează opțiunea JEDEC Simulation Waveform care lansează aplicația Waveform Viewer.



11. În vederea vizualizării formelor de undă, acestea se aleg din meniul rezultat în urma selecției opțiunilor „*Edit*” urmată de „*Show...*” (în fereastra rezultantă se da dublu-click pe numele fiecărei intrări sau ieșiri ce se dorește a fi vizualizată).
12. Pentru obținerea fișierului JEDEC se selectează *GAL 16V8* din box-ul „*Sources in Project*” ulterior se dă dublu-click pe „*Create Fuse Map*” (o opțiune mai generală care determină anterior diferite verificări și teste – de. ex. se verifică dacă ecuațiile logice de descriere a sistemului logic încap în circuitul fizic) sau, mai direct, dând dublu-click pe opțiunea „*JEDEC File*” din box-ul „*Processes for Current Source*” rezultatul obținut va fi un fișier cu numele *mux.jed* ce se găsește în directorul proiectului.

13. Următorul pas constă în “arderea” circuitului. Pentru aceasta urmați instrucțiunile prezentate în ANEXA 3.

Atenție în momentul în care se cere introducerea circuitului în soclu, pinii inferiori ai circuitului (pinii 10 și 11) se vor poziționa la baza soclului – se urmăresc indicațiile prezentate pe cutia programatorului.


14. În ultimul pas se testează funcționarea circuitului. Intrările S0 și S1 se conectează la comutatoarele S0 și S1 de pe placa de test, pe intrările A0,A1,A2,A3 conectați SW1, CLK, S7 și SW2, iar din ieșirea circuitului duceți-vă pe unul din LED-urile plăcii de test, de exemplu LED-ul Q3. Schimbând starea comutatoarelor S0 și S1 observați efectul intrărilor selectate asupra ieșirii.

### 4.3. Decodificator binar – 7 segmente


**Temă:** Să se implementeze și să se realizeze fizic un decodificator binar 7 segmente pentru o cifră hexazecimală. Se va ține cont că elementul de afișaj este de tipul anod comun (anodurile tuturor elementelor de afișare, a LED-urilor, sunt legate în comun, deci pentru aprinderea unui segment va trebui pus un potențial de 0L pe pinul asociat).

Un afișaj 7 segmente este prezentat mai jos, odată cu valorile care se doresc afișate:

Pentru obținerea ecuațiilor între ieșire și intrare ne vom folosi de tabelul de mai jos care a fost scris ținând cont de **Figura 14 (b)**, și diagramele VK.



a. identificarea segmentele



b. corespondența între valoarea afișată și codul hexazecimal trimis

**Figura 14.** Element de afișaj de tipul digit

Cod Hexa	Intrări				Ieșiri spre afișaj						
	D	C	B	A	A	B	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
A	1	0	1	0	1	1	1	0	1	1	1
B	1	0	1	1	0	0	1	1	1	1	1
C	1	1	0	0	1	0	0	1	1	1	0
D	1	1	0	1	0	1	1	1	1	0	1
E	1	1	1	0	1	0	0	1	1	1	1
F	1	1	1	1	1	0	0	0	1	1	1



Codul sursă al programului este prezentat mai jos:

```
MODULE bin7seg
TITLE 'circ decodificator pt. afisaj cu 7 segmente'

@alternate

declarations
A, B, C, D pin 2, 3, 4, 5;
/a, /b, /c, /d, /e, /f, /g pin 18, 17, 16, 15, 14, 13, 12 istype 'com';

equations

a = /A & /C + B & /D + B & C + /A & D + /B & /C & D + A & C & /D;
b = /A & /C + /C & /D + A & B & /D + A & /B & D + /A & /B & /D;
/c = /A & B & /C & /D + B & C & D + /A & C & D;
d = /B & D + /A & /C & /D + A & B & /C + A & /B & C + /A & B & C;
e = /A & /C + B & D + C & D + /A & B;
f = /A & /B + B & D + /C & D + /A & C + /B & C & /D;
g = /A & B + B & /C + A & D + /C & D + /B & C & /D;

END
```

**Exercițiul 3.** Pentru segmentul „f” aflați singuri ecuația. Înlocuiți ecuația similară existentă în exemplul de mai sus cu cea obținută de dumneavoastră.

**Exercițiul 4.** Înainte de a trece la programarea circuitului implementați codul sursă necesar a fi scris în zona vectorilor de test. Cu ajutorul acestui cod testați corectitudinea implementării ecuației logice a segmentului „f”, scrisă de dumneavoastră, dar și a celorlalte ecuații logice<sup>1</sup>.

O realizare alternativă a aceluiași cod sursă dar, de data aceasta, folosindu-ne de artificiiile limbajului ABEL-HDL este prezentată mai jos:

```
MODULE bin7seg

@alternate
A, B, C, D pin 2, 3, 4, 5;
/a, /b, /c, /d, /e, /f, /g pin 18, 17, 16, 15, 14, 13, 12 istype 'com';

equations
truth_table
([D, C, B, A]->[a, b, c, d, e, f, g])
[0, 0, 0, 0]->[1, 1, 1, 1, 1, 1, 0];
[0, 0, 0, 1]->[0, 1, 1, 0, 0, 0, 0];
[0, 0, 1, 0]->[1, 1, 0, 1, 1, 0, 1];
[0, 0, 1, 1]->[1, 1, 1, 1, 0, 0, 1];
[0, 1, 0, 0]->[0, 1, 1, 0, 0, 1, 1];
[0, 1, 0, 1]->[1, 0, 1, 1, 0, 1, 1];
[0, 1, 1, 0]->[1, 0, 1, 1, 1, 1, 1];
[0, 1, 1, 1]->[1, 1, 1, 0, 0, 0, 0];
[1, 0, 0, 0]->[1, 1, 1, 1, 1, 1, 1];
[1, 0, 0, 1]->[1, 1, 1, 1, 0, 1, 1];
[1, 0, 1, 0]->[1, 1, 1, 0, 1, 1, 1];
[1, 0, 1, 1]->[0, 0, 1, 1, 1, 1, 1];
[1, 1, 0, 0]->[1, 0, 0, 1, 1, 1, 0];
[1, 1, 0, 1]->[0, 1, 1, 1, 1, 0, 1];
```

<sup>1</sup> Firma Lattice producătoare a circuitelor din familia GAL garantează un număr de 100 de cicluri de scriere/ștergere a acestor dispozitive. Prin testarea corectitudinii ecuațiilor ce descriu funcționarea circuitului evitați ciclurile inutile de scriere/ștergere și prelungiți „viața” unui astfel de circuit.

```
[1, 1, 1, 0]->[1, 0, 0, 1, 1, 1, 1];
[1, 1, 1, 1]->[1, 0, 0, 0, 1, 1, 1];
```

END

**Exercițiul 5.** Concepeți și încercați să realizați practic un mod prin care în momentul în care un pin își schimbă starea elementul de afișare să se stingă.

Ultimul exemplu al aceluiași cod sursă de mai sus este prezentat în continuare:

```
module bcd7seg
title 'decodificator 7 segmente făcut noaptea târziu'


D, C, B, A    pin 2,3,4,5;
a,b,c,d,e,f,g pin 13,14,15,16,17,18,19 istype 'com';

bcd = [D,C,B,A];

ON,OFF = 0,1;           " pentru afișaje cu anod comun
L,H,X,Z = 0,1,.X,..Z.;

@dcset
truth_table ( bcd -> [ a , b , c , d , e , f , g ] )
0 -> [ ON, ON, ON, ON, ON, ON, OFF ];
1 -> [ OFF, ON, ON, OFF, OFF, OFF, OFF ];
2 -> [ ON, ON, OFF, ON, ON, OFF, ON ];
3 -> [ ON, ON, ON, ON, OFF, OFF, ON ];
4 -> [ OFF, ON, ON, OFF, OFF, ON, ON ];
5 -> [ ON, OFF, ON, ON, OFF, ON, ON ];
6 -> [ ON, OFF, ON, ON, ON, ON, ON ];
7 -> [ ON, ON, ON, OFF, OFF, OFF, OFF ];
8 -> [ ON, ON, ON, ON, ON, ON, ON ];
9 -> [ ON, ON, ON, ON, OFF, ON, ON ];

end
```



**Figura 15.** Conectarea circuitului la elementul de afișare; dispunerea pinilor acestuia (vedere de sus)

Pentru testarea funcționării decodificatorului implementat în una din cele trei variante prezentate vom folosi conexiunile din schema prezentată în **Figura 15**. Cu ajutorul tranzistoarelor  $T_1$  și  $T_2$  se formează un stabilizator de tensiune care furnizează 2V și astfel nu mai suntem obligați să introducem în circuit 7 rezistoare (știindu-se că pe un LED tensiunea maximă este de 2V). Intrările A, B, C, D se conectează la comutatoarele S0, S1, S2, S3 de pe placa de test. Piniile elementului de afișare sunt prezentați în aceeași figură în partea dreaptă jos.

## ANEXA 1

Harta Memoriei

<i>GAL 16V8</i>	<i>Funcția</i>
0000...2047	Matricea ȘI
2048...2055	XOR-ul pt. fiecare OLMC
2056...2119	UES (User Electronic Signature)
2120...2127	AC1 pt. fiecare OLMC
2128...2191	PTD (Product Term Disable)
2192	SYN
2193	AC0

## ANEXA 2

Instrucțiuni, directive și simboluri ale limbajului ABEL-HDL:

### @alternate

Aduce un set alternativ de operanzi față de cei standard ai limbajului ABEL care rămân și ei activi. Operatorii alternativi rămân în vigoare până se folosește directiva **@standard** sau până când se ajunge la sfârșitul modulului.

Standard	Alternativi	
!	/	NOT
&	*	AND
#	+	OR
\$	:+:	XOR
!\$	:*:	XNOR

Singura problemă care apare cu utilizarea setului alternativ de operanzi ține de faptul că aceștia suprascriu operațiile de înmulțire, adunare și împărțire.

### @dcset

Permite utilizarea stărilor "indiferent" în mod favorabil optimizării funcțiilor rezultate, dându-le valori de zero sau unu (În ultimul exemplu care apare stările începând cu 10 nu ne mai interesează, dar ele există și vor fi folosite de compilator pentru minimizarea funcțiilor de ieșire).

### .Z.

Înaltă impedanță.

### .X.

Stare pinului, a nodului nu contează

### com

Semnalul dat este obținut exclusiv prin metode combinaționale. Nu are nici un registru asociat cu el și orice posibil registru compilatorul trebuie să îl excludă.

### istype

Sintaxă:

semnal [PIN | NOD] număr **ISTYPE** 'atribut';

semnal - un identificator de pin sau nod

număr - parametru opțional; numărul unui pin sau număr

atribut - un șir de caractere ce specifică tipul pinului sau nodului; în cazul mai multor caracteristici acestea se despart prin virgulă

Este folosit în mod special în momentul în care se fac proiecte independente de arhitectură. Chiar când se specifică dispozitivul de la început aceste atribute asigură

portabilitate și consistență codului în momentul unei reproiectări sau când se dorește înlocuirea dispozitivului.

## test\_vectors

Sintaxa:

```
TEST_VECTORS [notă]
(intrări -> ieșiri )
in_vaori -> out_valori ;
...
```

- notă - un text care comentează vectorii de test
- intrări - un identificator sau un număr de identificatori care specifică numele semnalelor de intrare în dispozitiv
- ieșiri - identificator sau identificatori care dau ieșirile din dispozitiv
- in\_valori - valoare sau valori ce vor fi prezentate la intrare
- out\_valori - valoare sau valori care rezultă din datele de intrare


Caracterizează funcționarea unui dispozitiv definind o funcție din spațiul intrărilor în spațiul ieșirilor. Folosit în simulări a unui model dintr-un dispozitiv și pentru testare funcțională a unui dispozitiv programat.

## ANEXA 3

În vederea programării unui circuit de tip GAL se vor urmări pașii:

1. **Se lansează în execuție aplicația ce controlează programatorul.** Pentru atingerea acestui obiectiv se urmăresc pașii: „Start”, „Programs”, „Eltec” și în final se lansează aplicația „Pg4uw”.

Fereastra grafică a aplicației va fi una similară cu cea de mai jos:




Este foarte important ca pachetul *software* să găsească echipamentul *hardware* cu ajutorul căruia se face programarea dispozitivelor GAL. În fereastra de log („Log window” în figura anterioară ) trebuie să găsiți un mesaj similar cu cel prezentat în figură.


2. **Se alege tipul circuitului integrat ce va fi programat.** Prin apăsarea butonului „Select” de pe interfața grafică. Fereastra de dialog ce va apare va fi similară cu cea din figura de mai jos.

Atenție ! Trebuie ales atât tipul circuitului ce va fi programat cât și producătorul acestuia. De exemplu, sub același nume GAL16V8C sunt produse circuite și de către firma Lattice dar

și de compania National Semiconductor. Deși circuitele sunt similare ca funcționare și pini (funcție a acestora) există diferențe în algoritmi de programare.




3. Se încarcă fișierul JEDEC apăsând butonul „Load” de pe interfața grafică principală a programului.
4. Se inițializează procedura de programare prin apăsarea butonului „Program” de pe interfața grafică principală aplicației software de programare. Această acțiune determină apariția următoarei ferestre.



Pentru ca programarea să reușească fără nici o problemă trebuie ca toate opțiunile ce pot fi selectate să fie similare cu cele prezentate în figura de mai sus. În mod obligatoriu alegeți ca înaintea scrierii să se facă o ștergere a dispozitivului iar parametrii de programare să fie preluași din dispozitiv (aceștia sunt particulari fiecărui circuit în parte și fiecărui producător al aceluiași circuit în parte).

5. Dacă opțiunile de programare nu sunt corect alese le puteți modifica prin apăsarea butonului „Device operation options” care determină apariția unei ferestre de dialog care va permite modificarea tuturor opțiunilor și pașilor ce se vor executa atât înaintea cât și ulterior programării (vezi figura de mai jos).



6. Se pornește procesul de programare a circuitului. În cazul efectuării unei programări reușite acest lucru va fi menționat printr-un mesaj specific.