


1. Tranzistoare MOS

Circuitele logice MOS sunt construite folosind tranzistoare MOS atât ca elemente active (tranzistoare) cât și ca elemente pasive (pe post de rezistoare).

Tranzistoarele MOS pot fi cu canal indus (tip E = Enhancement = cu îmbogățire) sau canal inițial (tip D = Depletion = cu sărăcire) și la rindul lor pot fi de tip n sau p.



1.1. Tranzistor MOS cu canal indus de tip n:




Fig. 1. Tranzistor MOS cu canal indus, de tip n; Secțiune prin tranzistor, simbolizare și vedere spațială

Construcție

Cei patru electrozi specifici unui tranzistor MOS sunt :

G = grilă (gate); S = sursă (source); D = drenă (drain); B = substrat (bulk). De regulă sursa este scurtcircuitată cu substratul (vezi și simbolul folosit pentru tranzistor) și așa vom considera și noi în cele ce urmează.

În semiconductorul de tip p sunt crescute prin difuzie două regiuni separate, de tip n, denumite sursa și drena. Grila, din material conductor, metal (Aluminiu) sau Siliciu policristalin (polysilicon), este izolată față de semiconductor cu un strat foarte subțire de dioxid de Siliciu (SiO_2) – un izolator de foarte bună calitate. Grila acoperă substratul pe toată suprafața dintre sursă și drenă (puțin chiar și peste sursă și drenă).

Dimensiunile L = lungime și W = lățime caracterizează tehnologia (și implicit densitatea de integrare). Actualmente s-a ajuns la o tehnologie de ordinul $\lambda = 0,1 \mu\text{m}$. Pentru tranzistoarele utilizate într-o structură integrată, de regulă lungimea este fixă, $L = 2 \lambda$, iar lățimea W este variabilă (și mult mai mare !) în funcție de proprietățile pe care trebuie să le aibă tranzistorul.

Anul	1980	1983	1985	1987	1989	1991	1993	1995	1998	2000
Dimensiune (μm)	5.0	3.5	2.5	1.75	1.25	1.0	0.8	0.6	0.4	0.2

Grosimea tipică pentru stratul de dioxid este 100 \AA (unde $1 \text{ \AA} = 1 \text{ angstrom} = 0,1 \text{ nm}$).

Funcționare

Interesează caracteristica $I_D = f(U_{DS})$ pentru diverse valori ale parametrului U_{GS} . Deosebim următoarea comportare, fig. 2. și fig.3.




Fig. 2. Inducerea canalului într-un tranzistor MOS

a. pentru $0 \leq U_{GS} < U_P$ **nu este indus canalul** între drenă și sursă. Dacă se aplică tensiune $U_{DS} > 0$, curentul este foarte mic ($I_{DSS} \sim \text{nA}$) determinat de curentul invers al joncțiunii p-n dintre drenă și substrat, polarizată invers. Practic caracteristica $I_D = f(U_{DS})$ se confundă cu abscisa.

b. pentru $U_{GS} \geq U_P$, grila pozitivă atrage electronii și la suprafața semiconductorului se formează **un strat de inversie care schimbă tipul semiconductorului din tip p în tip n** și care poate asigura conducție între drenă și sursă - se spune că **se induce canal**. Tensiunea U_{GS} la care

se induce canal se numește **tensiune de prag** (threshold) sau de **tăiere** și se notează cu U_P (U_{TH} în unele referințe). Valoarea acestei tensiuni depinde de tehnologie (dopare, grosime strat oxid, etc.) și uzual, pentru circuitele integrate logice, este de 0,5V până la 1,5V. Dacă se consideră o altă tensiune U_{GS_2} astfel ca $U_{GS_2} > U_{GS_1} \geq U_P$, grosimea canalului crește și deci crește și conductibilitatea sa (o dimensiune tipică pentru grosimea canalului este de cca.50 Å).




Fig.3. Curentul de drenă I_D funcție de tensiunea U_{DS}

Să considerăm acum că, în condițiile în care este indus canal, se aplică o tensiune U_{DS} pozitivă. De data aceasta, deoarece există canal indus, există circulație de curent între drenă și sursă, curent a cărui expresie este dată de

$$I_D = \beta \left[(U_{GS} - U_P) U_{DS} - \frac{U_{DS}^2}{2} \right] \quad (1)$$

cu $\beta = \mu_n \frac{W \cdot \epsilon_{OX}}{L \cdot T_{OX}}$

unde: μ_n – mobilitatea electronilor (o valoare tipică este 500 - 600 cm²/V·s);
 W – lățimea canalului;
 ϵ_{OX} - permitivitatea dielectrică a dioxidului de siliciu;
 T_{OX} – grosimea stratului de oxid.

Tranzistorul se comportă ca o rezistență a cărei valoare este comandată de U_{GS} . Deoarece tensiunea între **grilă și drenă** notată U_{GD} , este mai mică decât tensiunea grilă-sursă U_{GS} , ($U_{GD} = U_{GS} - U_{DS}$ și $U_{DS} > 0$), grosimea canalului este mai mică în zona drenei decât în zona sursei – vezi fig.2.c.. Îngustarea canalului implică creșterea rezistenței sale (caracteristica $I_D = f(U_{DS})$ nu este dreaptă ca în cazul unei rezistențe fixe, ci se rotunjește). Totuși atât timp cât $U_{GD} > U_P$, stratul de inversie există și în vecinătatea drenei. Această zonă se numește **regiunea liniară a caracteristicii** –vezi fig.3 - unde tranzistorul este caracterizat de ecuația (1). Crescând U_{DS} , tensiunea U_{GD} scade și atunci când $U_{GD} = U_P$, canalul în apropierea drenei se închide - fig.2.d. Notăm tensiunea U_{DS} pentru această situație (canalul la limita închiderii în apropierea drenei) cu **tensiune de saturație** U_{DSsat} . Deoarece $U_{GD} = U_{GS} - U_{DS}$ și impunând $U_{GD} = U_{GS} - U_{DS} = U_P$ rezultă valoarea tensiunii de saturație

$$U_{DSsat} = U_{GS} - U_P \quad (2)$$

Această tensiune de saturație, pentru diverse valori ale tensiunii de grilă, a fost figurată punctat pe caracteristica $I_D=f(U_{DS})$ în fig.3.

Pentru tensiuni $U_{DS}>U_{Dssat}$, canalul este închis înainte de a ajunge la drenă – fig.2.e.. Conducția are loc printr-un mecanism de străpungere similar cu cel care are loc la tranzistorul bipolar obișnuit în regiunea bazei. Curentul de drenă rămâne constant cu creșterea tensiunii U_{DS} și relația de calcul pentru el este

$$I_D = \beta \frac{(U_{GS} - U_p)^2}{2} \quad (3)$$

Curentul fiind constant, tranzistorul lucrează ca o sursă de curent constant a cărei valoare este comandată prin U_{GS} . Această zonă de funcționare se numește **regiune de saturație** și este caracterizată de ecuația (3).

Observație:

1. Pentru $U_{GS} < U_p$ tranzistorul MOS este blocat iar pentru $U_{GS} > U_p$ acesta conduce (curentul fiind caracterizat fie de ecuația (2) fie de (3)).
2. Relațiile (2) și (3) sunt apoximative, reprezentând modele simplificate pentru tranzistorul MOS. Odată cu micșorarea dimensiunilor aceste relații suferă serioase modificări (influența efectelor de capăt pentru canalul indus). În cazul circuitelor logice însă esențială rămîne observația de la punctul 1.

1.2. Tranzistor MOS cu canal inițial de tip n

În cazul tranzistoarelor MOS cu canal **inițial**, între drenă și sursă este difuzat canalul încă din faza de construcție (în simbolizare – fig.4. – drenea și sursa sunt unite prin linie continuă).




Fig.4. Tranzistor MOS cu canal inițial de tip n; secțiune prin tranzistor și reprezentare

Funcționarea este foarte asemănătoare cu cea a tranzistorului cu canal indus – vezi fig.5.. De data aceasta chiar și pentru $U_{GS} = 0$ tranzistorul conduce (există canal construit și nu indus). Pentru $U_{GS} > 0$ grosimea canalului crește și în consecință și conducția tranzistorului crește. Pentru $U_{GS} < 0$ conducția scade și la o anumită valoare negativă a tensiunii de grilă, canalul chiar dispare (sarcina negativă a grilei respinge electronii din canalul de tip n). Această tensiune este tensiunea de prag U_p și este negativă în cazul tranzistorului cu canal inițial.





Fig.5. Caracteristica de curent $I_D = f(U_{DS})$ pentru un tranzistor MOS cu canal inițial

Comportarea tranzistorului este descrisă de aceleași ecuații (1), (2) și (3) cu observația că acum tensiunea U_p este negativă.

1.3. Tranzistor MOS cu canal de tip p

Inițial au fost construite circuite logice p-MOS. Acum se folosesc tranzistoare MOS cu canal p numai în cadrul circuitelor CMOS - în acest caz sunt folosite numai tranzistoarele cu canal indus.

Construcția și funcționarea unui tranzistor MOS cu canal indus de tip p este strict asemănătoare



cu cea a unui tranzistor MOS cu canal n. Deosebirea esențială constă în faptul că de data aceasta grila trebuie să fie la potențial negativ față de substrat pentru a induce un canal de tip p. De asemenea, tensiunea de prag, notată tot U_p , este negativă și se induce canal pentru tensiuni $U_{GS} < U_p$. Și tensiunea U_{DS} care trebuie aplicată din exterior este tot negativă ceea ce determină un curent de drenă de sens invers comparativ cu cel de la tranzistorul tip n - vezi fig.6. În fapt, un tranzistor MOS cu canal p poate fi gândit **identic** cu unul cu canal n dacă tensiunile și curenții se iau **în modul** și se ține cont că acestea sunt de fapt de semn opus !

Fig.6. Tranzistor MOS cu canal indus tip p

Ecuațiile care descriu funcționarea tranzistorului MOS cu canal p sunt identice cu cele ale tranzistorului cu canal n :

- pentru regiunea liniară

$$I_D = \beta \left[(U_{GS} - U_p) U_{DS} - \frac{U_{DS}^2}{2} \right] \quad (4)$$

cu $\beta = \mu_p \frac{W \cdot \epsilon_{ox}}{L \cdot T_{ox}}$ iar I_D (rezultă pozitiv) și U_{DS} , U_{GS} și U_p (cu valori negative) au sensul din

fig.6. Celelalte mărimi au aceleași semnificații ca pentru tranzistoarele cu canal n. Mobilitatea golurilor, notată μ_p , are o valoare tipică de 180 - 230 $\text{cm}^2/\text{V}\cdot\text{s}$ fiind de 2,5 ...3 ori mai mică decât mobilitatea electronilor.

- pentru regiunea de saturație

$$I_D = \beta \frac{(U_{GS} - U_p)^2}{2} \quad (5)$$

Observație :

Pentru tranzistoarele MOS se folosesc de multe ori reprezentări simplificate, fig.7.




Fig.7. Reprezentări simplificate ale tranzistoarelor MOS

In concluzie, comportarea tranzistorului MOS este descrisă de ecuațiile care dau dependență curentului de drenă de tensiunea drenă-sursă, $I_D = f(U_{GS}, U_{DS}, U_p)$. In fig.8 s-au reprezentat tensiunile de electrod și curentul pentru tranzistoarele pMOS și nMOS. De reținut este faptul că, așa cum au fost reprezentate, tensiunile U_{GS} , U_{DS} și U_p pentru tranzistorul pMOS sunt de valoare negativă.




Fig 8. Tensiunile de electrod și curentul de drenă pentru tranzistoare MOS

Caracteristica curent-tensiune pentru un tranzistor nMOS

$$I_D = 0 \quad \text{pentru} \quad U_{GS} < U_P \quad (6)$$

$$I_D(\text{lin}) = \beta \left[(U_{GS} - U_P) U_{DS} - \frac{U_{DS}^2}{2} \right] \quad \text{pentru} \quad U_{GS} > U_P \quad \text{si} \quad U_{DS} < U_{GS} - U_P \quad (7)$$

$$I_D(\text{sat}) = \beta \frac{(U_{GS} - U_P)^2}{2} \quad \text{pentru} \quad U_{GS} > U_P \quad \text{si} \quad U_{DS} > U_{GS} - U_P \quad (8)$$

$$\text{unde} \quad \beta = \mu_n \frac{W \cdot \epsilon_{OX}}{L \cdot T_{OX}}$$

Caracteristica curent-tensiune pentru un tranzistor pMOS

$$I_D = 0 \quad \text{pentru} \quad U_{GS} > U_P \quad (9)$$

$$I_D(\text{lin}) = \beta \left[(U_{GS} - U_P) U_{DS} - \frac{U_{DS}^2}{2} \right] \quad \text{pentru} \quad U_{GS} < U_P \quad \text{si} \quad U_{DS} > U_{GS} - U_P \quad (10)$$

$$I_D(\text{sat}) = \beta \frac{(U_{GS} - U_P)^2}{2} \quad \text{pentru} \quad U_{GS} < U_P \quad \text{si} \quad U_{DS} < U_{GS} - U_P \quad (11)$$

$$\text{unde} \quad \beta = \mu_p \frac{W \cdot \epsilon_{OX}}{L \cdot T_{OX}}$$

2. Utilizarea tranzistorului nMOS ca rezistență de sarcină

În cazul circuitelor logice nMOS în multe cazuri rezistența de sarcină din cadrul inversoarelor

este înlocuită tot cu un tranzistor MOS, suprafața acestuia fiind mult mai mică și de asemenea tehnologia de realizare fiind simplă (se realizează simultan cu celelalte tranzistoare MOS nefiind necesare etape suplimentare). Pentru comparația cu un rezistor, în fig.9. se prezintă caracteristica $I = f(U)$ a acestuia.




Fig.9. Caracteristica $I = f(U)$ pentru un rezistor

2.1. Utilizarea ca sarcină a tranzistorului nMOS funcționând în regiunea de saturație

În această situație se folosește un tranzistor nMOS cu **canal indus** având **grila legată la drenă**. Caracteristica de curent se deduce din caracteristica $I_D = f(U_{DS})$ pentru tranzistor.

Pentru această conexiune se observă că $U_{GD} = 0$ și $U_{DS} = U_{GS}$. De la bun început se poate spune că nu există canal în apropierea drenei (deoarece $U_{GD} = 0 < U_P$) indiferent de tensiunea U_{DS} aplicată tranzistorului.




Fig. 10. Tranzistor nMOS funcționând ca sarcină în regiunea saturată;

Se deosebesc următoarele două situații :

- pentru $U_{DS} < U_P$

Nu există canal nici în apropierea sursei; în consecință curentul este nul , adică

$$I_D = 0 \quad \text{pentru} \quad U_{DS} < U_P \quad (12)$$

- pentru $U_{GS} = U_{DS} > U_P$

În apropierea sursei există canal dar în apropierea drenei nu există; tranzistorul se află în regiunea de saturație și deci caracteristica de curent se calculează cu :

$$I_D = \beta \frac{(U_{DS} - U_p)^2}{2} \quad \text{pentru } U_{DS} > U_p \quad (13)$$

Curentul de drenă dat de ecuația (13) are alura unei parabole tangentă la abscisă în punctul de coordonată U_p .

2.2. Utilizarea ca sarcină a tranzistorului nMOS funcționând în regiunea liniară

Și în această situație se folosește tot un tranzistor nMOS cu **canal indus**. Grila tranzistorului este legată la o sursă suplimentară notată U_{GG} în timp ce drenea este legată la sursa principală de alimentare U_{DD} – fig. 11. Cele două surse de alimentare se aleg astfel încât diferența dintre ele să fie mai mare decât tensiunea de prag a tranzistorului MOS, notată U_p . În consecință, în apropierea drenei există totdeauna canal, indiferent de tensiunea U_{DS} aplicată tranzistorului.




Fig. 11. Tranzistor nMOS funcționând ca sarcină în regiunea liniară;

Imediat ce se aplică tensiune $U_{DS} > 0$ apare canal și în apropierea sursei și tranzistorul conduce în regiunea liniară curentul având expresia dată de relația (7) :

$$I_D = \beta \left[(U_{GS} - U_p) U_{DS} - \frac{U_{DS}^2}{2} \right]$$

Înlocuind în această relație egalitatea evidentă $U_{GS} = U_{DS} + E$ se obține

$$I_D = \beta \left[\frac{U_{DS}^2}{2} + (E - U_p) U_{DS} \right] \quad (14)$$

Ultima expresie reprezintă o parabolă ce trec prin origine, fig. 11.b.

2.3. Utilizarea ca sarcină a tranzistorului nMOS cu canal inițial

Drept rezistență de sarcină poate fi folosit un tranzistor nMOS cu **canal inițial** având **grila scurtcircuitată la sursă**, fig.12. În acest caz, imediat ce se aplică tensiune de drenă pozitivă tranzistorul conduce, deosebindu-se două situații, în care tranzistorul MOS este în regiunea liniară și respectiv în regiunea de saturație.




Fig. 12. Tranzistor nMOS cu canal inițial funcționând ca sarcină

Ecuțiile ce caracterizează funcționarea tranzistorului coincid cu relațiile (7) și (8) particularizate pentru condiția evidentă $U_{GS} = 0$:

$$I_D = \beta \left[(-U_p) U_{DS} - \frac{U_{DS}^2}{2} \right] \text{ pentru } U_{DS} < -U_p = |U_p| \quad (15)$$

și

$$I_D = \beta \frac{(-U_p)^2}{2} \text{ pentru } U_{DS} > -U_p = |U_p| \quad (16)$$


Caracteristica de curent este reprezentată în fig.12.b.

Observație : Tranzistorul MOS fiind de tip deplețion (canal inițial) vom avea $U_p < 0$.

3. Circuite logice nMOS

În tehnologie nMOS (circuite pMOS sunt extrem de puțin folosite acum) sunt realizate de regulă circuite VLSI. Acestea sunt implementate cu porți logice și păstrează proprietățile specifice familiei, proprietăți care pot fi puse în evidență analizând funcționarea unui inversor (considerat circuit fundamental).

3.1. Inversoare nMOS



Schema de principiu a unui inversor cuprinde un element activ (amplificator) și un circuit sarcină. În cazul circuitelor nMOS drept **element activ** se folosește un **tranzistor MOS cu canal indus** iar drept **sarcină** fie o **rezistență** fie un **alt tranzistor MOS** în una din cele trei variante prezentate anterior.

A. Inversor nMOS funcționând cu sarcina în regiunea de saturație




Fig. 14. Inversor E/E cu sarcina în regiunea de saturație

Construcție

Inversorul este construit din tranzistorul T_1 inversor și T_2 pe post de sarcină. Ambele tranzistoare sunt cu canal indus (inversorul se va numi de tip E/E) și sunt realizate simultan pe structura de siliciu motiv pentru care au **aceeași tensiune de prag notată U_p** . Cele două tranzistoare sunt înseriate; intrarea în inversor se face pe grila lui T_1 iar ieșirea se face în punctul de înseriere dintre cele două tranzistoare. Se observă ca T_2 lucrează numai în regiunea de saturație având grila legată la drenă (vom numi inversorul de tip E/ E_1). Vom identifica tensiunile de electrod ale celor două tranzistoare cu tensiunile definite pentru inversor și anume : $U_{GS1} = U_{IN}$, $U_{DS1} = U_O$, $U_{GS2} = U_{DS2} = U_{DD} - U_O$.

Cele două tranzistoare **sunt parcurse de același curent**, adică $I_{D1} = I_{D2} = I_{DD}$.

Fucționare

Vom considera planul de abscisă U_O și ordonată I_D pe care vom plasa caracteristicile celor două tranzistoare, fig.15. Se observă că pentru T_1 caracteristicile coincid cu caracteristicile $I_D = f(U_{DS})$ din fig.3., în timp ce pentru T_2 caracteristica $I_D = f(U_{DS})$ din fig.10.b. este trasată cu U_{DD} și de sens opus al abscisei (vezi semnul minus în relația dintre U_{DS2} și U_O).




Fig. 15. Compunere grafică a caracteristicilor tranzistoarelor T_1 și T_2

Punctele de funcționare ale circuitului se vor afla la intersecția celor două caracteristici, adică în punctele notate A, B, C, ...

Vom trasa caracteristica de transfer $U_O = f(U_{IN})$ și curentul de alimentare $I_{DD} = f(U_{IN})$ utilizând compunerea grafică și știind că cele două tranzistoare înseriate sunt parcurse de același curent care coincide cu curentul absorbit de la sursa de alimentare.




Fig.

16. Caracteristica de transfer și curentul de alimentare pentru un inversor E/E₁

Vom deosebi următoarele puncte de funcționare :

• **Punctul A** : Se consideră o tensiune de intrare mai mică decât tensiunea de prag a tranzistoarelor MOS, $U_{IN} < U_P$. Caracteristica pentru T₁ se confundă practic cu abscisa (fig. 15.), iar punctul A se caracterizează prin tensiunea de ieșire $U_{OH} = U_{DD} - U_P$ și curentul $I_{DDH} = 0$. În fig.16 punctul A coincide practic cu întregul palier caracterizat de intervalul $U_{IN} < U_P$.

Observație: Tensiunea U_{OH} obținută la ieșirea acestei porți trebuie să fie mai mare ca U_P de la poarta următoare pentru a asigura o comandă corectă. Rezultă că $U_{OH} = U_{DD} - U_P > U_P$, de unde $U_{DD} > 2U_P$. Practic se recomandă ca în cazul inversorului E/E₁ tensiunea de alimentare să fie aleasă astfel ca $U_{DD} \geq (3 \dots 4)U_P$.

În concluzie, din punctul de funcționare A se determină următorii parametri:

- $U_{OH} = U_{DD} - U_P$
- $I_{DDH} = 0$
- $U_{IL} = 0 \dots U_P$

• **Punctul B** se caracterizează prin $U_{IN} > U_P$; tranzistorul T₁ se deschide. Se obține punctul de funcționare B care descrie o situație în care T₁ este saturat (porțiunea orizontală a caracteristicii de curent) iar T₂ tot saturat (are grila legată la drenă). În consecință curenții prin cele două tranzistoare respectă relația (8) :

$$I_{D1} = \beta_1 \frac{(U_{GS1} - U_{P1})^2}{2} = \beta_1 \frac{(U_{IN} - U_P)^2}{2}$$

$$I_{D2} = \beta_2 \frac{(U_{GS2} - U_{P2})^2}{2} = \beta_2 \frac{(U_{DD} - U_O - U_P)^2}{2}$$

Facând $I_{D1} = I_{D2}$ se calculează U_O :

$$U_O = -\sqrt{\frac{\beta_1}{\beta_2}} U_{IN} + U_{DD} \left(\sqrt{\frac{\beta_1}{\beta_2}} - 1 \right) \quad (17)$$

Ecuția (17) reprezintă o dreaptă de pantă $-\sqrt{\frac{\beta_1}{\beta_2}}$ în caracteristica de transfer - vezi porțiunea A-B-C în fig. 16.

- **Punctul D:** Crescând în continuare U_{IN} , punctul de funcționare se deplasează din C spre D în care tranzistorul T_1 este în regiunea liniară iar tranzistorul T_2 este în regiunea de saturație. Se pot scrie curenții I_{D1} și I_{D2} cu relațiile (7) și respectiv (8) și apoi din egalitatea $I_{D1} = I_{D2}$, procedând ca mai sus, se determină analitic $U_O = f(U_{IN})$. Se obține o ecuație de ordin 2 atât în U_O cât și în U_{IN} , caracteristica de transfer fiind o parabolă (porțiunea C-D-E în fig. 16.). Evident punctul C este un punct de frontieră (trecerea lui T_1 din regiunea saturată în cea liniară).

- **Punctul E:** Presupunând poarta comandată de una similară tensiunea de intrare maximă este U_{OH} calculat mai sus. Pentru $U_{IN} = U_{DD} - U_P$ se obține punctul E care are abscisa U_{OL} și ordonata I_{DDL} .

Se observă că :

- U_{OL} nu este 0 ci corespunde punctului E depinzând de parametrii β și U_P ai tranzistoarelor.
- Pentru nivel L la ieșire se absoarbe curentul I_{DDL} care nu este nul.
- Pentru o comandă corectă pentru poarta următoare este necesar ca $U_{OL} < U_P$.

Caracteristica de transfer din fig.16. se apropie mai bine de o caracteristica ideală cu cât panta porțiunii liniare A-B-C este mai mare, altfel spus cu cât raportul β_1 / β_2 este mai mare.

Dacă în locul tranzistorului T_2 se folosește un alt tranzistor, T_2' , avind $\beta_2' < \beta_2$, inversorul va avea caracteristica de transfer mai abruptă în regiunea A-B-C-D (figurat cu linie întreruptă în fig.15. și fig.16.). Pentru o caracteristică de transfer cât mai apropiată de ideal se recomandă ca raportul β_1 / β_2 să fie mare, cel puțin $\beta_1 / \beta_2 \cong 15 \dots 20$. Aceasta înseamnă ca dacă unul din tranzistoare este construit la dimensiune minimă posibil, cel de-al doilea trebuie să fie de 20 de ori mai mare ceea ce duce la risipă în densitate de integrare.

În concluzie inversorul E/E₁ prezintă următoarele :

Avantaje:

- simplitate în construcție.;
- o singură sursă de alimentare;
- în situația H la ieșire curentul absorbit de la sursă este $I_{DDH} = 0$;

Dezavantaje

- nivel H la ieșire de valoare $U_{OH} = U_{DD} - U_P$;
- densitate de integrare afectată de faptul că pentru o bună caracteristică de transfer se adoptă un raport $\beta_1 / \beta_2 \cong 15 \dots 20$;
- în situația L la ieșire curentul absorbit de la sursă este $I_{DDL} \neq 0$;

B. Inversor nMOS funcționând cu sarcina în regiunea liniară

Analiza acestui inversor se face exact la fel cu precedentul.




Fig. 18. Inversor E/E cu sarcina în regiunea liniară (de tip E/E₂)

Construcție

Ambele tranzistoare, T_1 inversor și T_2 sarcină, sunt cu canal indus (inversorul se va numi de tip E/E₂) și sunt realizate simultan pe structura de siliciu : au **aceeași tensiune de prag notată U_p** . Cele două tranzistoare sunt înseriate. Intrarea în inversor se face pe grila lui T_1 iar ieșirea se face în punctul de înseriere dintre cele două tranzistoare. Se observă ca T_2 lucrează numai în regiunea liniară având grila legată la o sursă de alimentare suplimentară, notată U_{GG} . Vom identifica tensiunile de electrod ale celor două tranzistoare cu tensiunile definite pentru inversor și anume :

$U_{GS1} = U_{IN}$, $U_{DS1} = U_O$, $U_{GS2} = U_{GG} - U_O$ și $U_{DS2} = U_{DD} - U_O$.

Și în acest caz cele două tranzistoare sunt parcurse de același curent, care coincide cu cel absorbit de la sursă, adică $I_{D1} = I_{D2} = I_{DD}$.

Fucționare

Vom considera planul de abscisă U_O și ordonată I_D pe care vom plasa caracteristicile celor două tranzistoare, fig.19. Se observă că pentru T_1 caracteristicile coincid cu caracteristicile $I_D = f(U_{DS})$ din fig.3., în timp ce pentru T_2 caracteristica $I_D = f(U_{DS})$ din fig. 11.b. este trasată cu U_{DD} și de sens opus al abscisei (vezi semnul minus în relația dintre U_{DS2} și U_O).




Fig. 19. Componere grafică a caracteristicilor pentru tranzistoarele T_1 și T_2

Punctele de funcționare ale circuitului se vor afla la intersecția celor două caracteristici, adică în punctele notate A, B, C, ...

Vom trasa caracteristica de transfer $U_O = f(U_{IN})$ și curentul de alimentare $I_{DD} = f(U_{IN})$ utilizând compunerea grafică și știind că cele două tranzistoare înseriate sunt parcurse de același curent.




Fig. 20. Caracteristica de transfer și curentul de alimentare pentru un inversor E/E₂

Vom deosebi următoarele puncte de funcționare :

- **Punctul A** : fie tensiunea de intrare $U_{IN} < U_P$. Caracteristica pentru T_1 se confundă practic cu abscisa (fig. 19.), iar punctul A se caracterizează prin tensiunea de ieșire $U_{OH} = U_{DD}$ și curentul $I_{DDH} = 0$. În fig.20 punctul A coincide practic cu întregul palier caracterizat de intervalul $U_{IN} < U_P$ pentru ambele grafice.

În concluzie, din punctul de funcționare A se determină următorii parametri ai inversorului E/E₂ :

- $U_{OH} = U_{DD}$
- $I_{DDH} = 0$
- $U_{IL} = 0 \dots U_P$

- **Punctul B** se caracterizează prin $U_{IN} > U_P$; tranzistorul T_1 se deschide. Se obține punctul de funcționare B care descrie o situație în care **T_1 este saturat** (porțiunea orizontală a caracteristicii de curent) iar T_2 în regiunea liniară (are grila legată la sursa suplimentară). Curenții prin cele două tranzistoare sunt calculți cu (8) și respectiv (7) :

$$I_{D1} = \beta_1 \frac{(U_{GS1} - U_{P1})^2}{2} = \beta_1 \frac{(U_{IN} - U_P)^2}{2}$$

$$I_{D2} = \beta_2 \left[(U_{GS2} - U_p) U_{DS2} - \frac{U_{DS2}^2}{2} \right] = \beta_2 \left[(U_{GG} - U_o - U_p)(U_{DD} - U_o) - \frac{(U_{DD} - U_o)^2}{2} \right]$$

Facând $I_{D1} = I_{D2}$ se poate determina $U_O = f(U_{IN})$. Se obține o ecuație de ordin 2 atât în U_O cât și în U_{IN} , caracteristica de transfer având alura de parabolă, fig. 20., porțiunea A-B-C.

- **Punctul D**: Crescând în continuare U_{IN} , punctul de funcționare se deplasează din C spre D în care ambele tranzistoare, T_1 și T_2 , sunt în regiunea liniară. Se pot scrie curenții I_{D1} și I_{D2} cu relațiile (7) și apoi din egalitatea $I_{D1} = I_{D2}$ se determină analitic $U_O = f(U_{IN})$. Din nou se obține o

ecuație de ordin 2 în U_O și în U_{IN} , caracteristica de transfer având alura de parabolă cu vârful în jos, fig. 20., porțiunea C-D-E.

• **Punctul E** : Presupunând poarta comandată de una similară tensiunea de intrare maximă este tocmai U_{OH} calculat mai sus, adică $U_{OH} = U_{DD}$. Făcând $U_{IN} = U_{OH} = U_{DD}$ se obține punctul E care are abscisa U_{OL} și ordonata I_{DDL} .

Se observă că :

- U_{OL} nu este 0 ci corespunde punctului E, depinzând de parametrii β și U_P ai tranzistoarelor.
- Pentru nivel L la ieșire se absoarbe curentul I_{DDL} care nu este nul .
- Pentru o comandă corectă pentru poarta următoare este necesar ca $U_{OL} < U_P$.

Caracteristica de transfer din fig.20. se apropie mai bine de o caracteristica ideală cu cât panta porțiunii liniare A-B-C-D este mai mare, altfel spus cu cât raportul β_1 / β_2 este mai mare.

Dacă în locul tranzistorului T_2 se folosește un alt tranzistor, notat T_2' , avind $\beta_2' < \beta_2$, graficele vor arăta conform liniei întrerupte atât în fig. 19. cât și în fig.20. Și în cazul acestui inversor pentru a rezulta o caracteristică de transfer mai apropiată de ideal se recomandă ca raportul β_1 / β_2 să fie mare, de exemplu $\beta_1 / \beta_2 \cong 20$. Și în acest caz, această cerință duce la risipă în densitate de integrare.

În concluzie inversorul E/E₂ prezintă următoarele :

Avantaje:

- simplitate în construcție ;
- nivel H la ieșire de valoare maxim posibilă, adică $U_{OH} = U_{DD}$;
- în situația H la ieșire curentul absorbit de la sursă este $I_{DDH} = 0$;

Dezavantaje

- utilizarea a două surse de alimentare;
- densitate de integrare afectată de faptul că se adoptă un raport β_1 / β_2 mare;
- în situația L la ieșire curentul absorbit de la sursă este $I_{DDL} \neq 0$;

C. Inversor nMOS având sarcina un tranzisto MOS cu canal inițial

Vom denumi acest inversor cu numele “inversor tip E/D”.




Fig.21. Inversor de tip E/D

Construcție

Tranzistorul inversor T_1 este de tip cu canal indus iar tranzistorul sarcină T_2 este de tip cu canal inițial. În consecință tensiunile de prag ale tranzistoarelor sunt diferite. Cele două tranzistoare sunt înseriate. Tranzistorul T_2 are grila scurtcircuitată la sursa sa. Intrarea în inversor se face pe grila lui T_1 iar ieșirea se face în punctul de înseriere dintre cele două tranzistoare. Vom identifica tensiunile de electrod ale celor două tranzistoare cu tensiunile definite pentru inversor și anume :

$U_{GS1} = U_{IN}$, $U_{DS1} = U_O$, $U_{GS2} = 0$ și $U_{DS2} = U_{DD} - U_O$.
 Cele două tranzistoare sunt parcurse de același curent : $I_{D1} = I_{D2} = I_{DD}$.

Fucționare

Vom considera planul de abscisă U_O și ordonată I_{DD} pe care vom plasa caracteristicile celor două tranzistoare, fig.22. În timp ce pentru T_1 caracteristicile coincid cu $I_D = f(U_{DS})$ din fig.3 pentru T_2 caracteristica $I_D = f(U_{DS})$ din fig.12.b. este translată cu U_{DD} și de sens opus al abscisei (vezi semnul minus în relația dintre U_{DS2} și U_O).




Fig. 22. Compunere grafică a caracteristicilor pentru tranzistoarele T_1 și T_2

Punctele de funcționare ale circuitului se vor afla la intersecția celor două caracteristici, adică în punctele notate A, B, C, D și E.




Fig. 23. Caracteristica de transfer și curentul de alimentare pentru un inversor E/D

Vom utiliza compunerea grafică pentru a trasa caracteristica de transfer $U_O = f(U_{IN})$ și curentul de alimentare $I_{DD} = f(U_{IN})$.

Deosebim următoarele puncte de funcționare :

- **Punctul A** : fie tensiunea de intrare $U_{IN} < U_{P1}$. Caracteristica pentru T_1 se confundă practic cu abscisa (fig. 22.), iar punctul A se caracterizează prin tensiunea de ieșire $U_{OH} = U_{DD}$ și curentul $I_{DDH} = 0$. În fig.23 punctul A coincide practic cu întregul palier caracterizat de intervalul $U_{IN} < U_{P1}$ pentru ambele grafice.

În concluzie, din punctul de funcționare A se determină următorii parametri ai inversorului E/D :

- $U_{OH} = U_{DD}$
- $I_{DDH} = 0$
- $U_{IL} = 0 \dots U_{P1}$

- **Punctul B** se caracterizează prin $U_{IN} > U_{P1}$. Tranzistorul T_1 se deschide și lucrează în regiunea saturată (porțiunea orizontală a caracteristicii sale de curent) iar T_2 lucrează în regiunea liniară (porțiunea rotunjită a caracteristicii sale). Curenții prin cele două tranzistoare sunt calculați cu (8) și respectiv (7) :

$$I_{D1} = \beta_1 \frac{(U_{GS1} - U_{P1})^2}{2} = \beta_1 \frac{(U_{IN} - U_{P1})^2}{2}$$

$$I_{D2} = \beta_2 \left[(U_{GS2} - U_{P2}) U_{DS2} - \frac{U_{DS2}^2}{2} \right] = \beta_2 \left[(-U_{P2})(U_{DD} - U_O) - \frac{(U_{DD} - U_O)^2}{2} \right]$$

Egalând $I_{D1} = I_{D2}$ se determină $U_O = f(U_{IN})$. Se obține o ecuație de ordin 2 atât în U_O cât și în U_{IN} caracteristica de transfer având alura de parabolă cu vârful în sus , fig. 23., porțiunea A-B-C. Punctul C este punctul terminal al acestei regiuni, în care T_2 trece din regiunea liniară în cea de saturație. Conform graficului din fig. 12.b. această situație se petrece pentru $U_{DS2} = -U_{P2}$ adică pentru $U_O = U_{DD} + U_{P2}$.

- **Punctele de la C la D**: Crescând în continuare U_{IN} , punctul de funcționare se deplasează din C spre D în care ambele tranzistoare, T_1 și T_2 , sunt în regiunea saturată. Practic în această porțiune cele două caracteristici se suprapun (ambele sunt orizontale) și punctul de funcționare migrează din C în D fără a modifica tensiunea de intrare. Această situație se traduce în caracteristica de transfer prin porțiunea verticală dintre C și D în care U_O se modifică fără modificarea lui U_{IN} . Se poate calcula tensiunea de intrare pentru aceste puncte scriind ambii curenți I_{D1} și I_{D2} cu relațiile (8) specifică regiunii de saturație și făcând apoi $I_{D1} = I_{D2}$.

$$I_{D1} = \beta_1 \frac{(U_{GS1} - U_{P1})^2}{2} = \beta_1 \frac{(U_{IN} - U_{P1})^2}{2}$$

$$I_{D2} = \beta_2 \frac{(U_{GS2} - U_{P2})^2}{2} = \beta_2 \frac{(-U_{P2})^2}{2}$$

Notând cu U_{PRAG} tensiunea de intrare pentru care are loc egalitatea curenților se calculează

$$U_{PRAG} = U_{P1} + |U_{P2}| \cdot \sqrt{\frac{\beta_2}{\beta_1}} \quad (18)$$

Tensiunea de intrare U_{PRAG} , pentru care caracteristica de transfer este verticală, se poate alege aproape de valoarea ideală $U_{PRAG} = U_{OH} / 2$ alegând convenabil cele două tensiuni de prag ale tranzistoarelor U_{P1} și U_{P2} **fără a impune un raport β_1/β_2 mare**, deci cu o densitate de integrare mai bună.

• **Punctul E** : Presupunând poarta comandată de una similară, tensiunea de intrare maximă este $U_{OH} = U_{DD}$. Făcând $U_{IN} = U_{OH} = U_{DD}$ se obține punctul E de abscisă U_{OL} și ordonată I_{DDL} .

Se observă că pentru acest punct :

- U_{OL} nu este 0 ci corespunde punctului E, depinzând de parametrii tranzistoarelor.
- Pentru nivel L la ieșire se absoarbe curentul I_{DDL} care nu este nul .
- Pentru o comandă corectă pentru poarta următoare este necesar ca $U_{OL} < U_P$.

Caracteristica de transfer din fig.23. se apropie cel mai bine (comparativ cu inversoarele E/E₁ și E/E₂) de o caracteristica ideală având porțiunea C – D verticală.

În concluzie inversorul E/D prezintă următoarele :

Avantaje:

- Caracteristică de transfer aproape ideală (cu porțiunea C – D verticală);
- nivel H la ieșire de valoare maxim posibilă, adică $U_{OH} = U_{DD}$;
- în situația H la ieșire curentul absorbit de la sursă este $I_{DDH} = 0$;
- un raport β_1/β_2 mai convenabil ceea ce permite o densitate de integrare mai mare ;

Dezavantaje

- o tehnologie net mai complicată care presupune realizarea pe aceeași pastilă de siliciu de tranzistoare MOS de tip E și de tip D;
- în situația L la ieșire curentul absorbit de la sursă este $I_{DDL} \neq 0$;

Observație :

În ultimul timp se folosesc și circuite nMOS având drept sarcină o rezistență realizată de regulă din polisiliciu convenabil dopat, simultan cu realizarea grilei pentru tranzistoare. Această soluție permite o densitate de integrare acceptabilă (rezistența implementată în chipul de siliciu ocupă totuși un spațiu foarte mare).

Problema 1. Pentru inversoarele analizate să se calculeze curentul I_{DDL} .

Indicație : se presupune $U_{IN} = U_{OH}$ și din $I_{D1} = I_{D2}$ se calculează mai întâi U_{OL} și abia apoi I_{DDL} .

Problema 2. Să se analizeze funcționarea unui inversor nMOS având drept sarcină o rezistență.

Problema 3. Pentru inversoarele analizate să se calculeze pe caracteristica de transfer $U_O = f(U_{IN})$ coordonatele punctelor de câștig unitar.

Indicație : din $I_{D1} = I_{D2}$ se calculează expresia în U_O și U_{IN} ; apoi se diferențiază această expresie în raport cu U_O și U_{IN} și se separă raportul $d U_O / d U_{IN}$ care se înlocuiește cu valoarea numerică particulară -1 (poarta fiind inversoare, câștig unitar înseamnă pantă -1) .

3.2. Circuite logice SI-NU , SAU-NU statice

Pornindu-se de la inversorul nMOS prezentat, se poate genera o întreagă familie de circuite logice. In fig.24 se prezintă modul de realizare pentru poarta ȘI-NU respectiv poarta SAU-NU.




Fig. 24. Porți nMOS

Construcție

În ambele cazuri sarcina a fost reprezentată numai principal, aceasta putând să fie realizată în **oricare din modurile analizate în paragraful anterior** : de tip E_1 , E_2 , D sau chiar rezistență.

Poarta SI-NU are tranzistoarele inversoare de tip cu canal indus **legate în serie**, câte un tranzistor pentru fiecare intrare a porții. Tranzistoarele s-au notat tot cu T_1 cum s-a notat și în cazul inversoarelor și în plus litera care semnifică intrarea corespunzătoare.

Poarta SAU-NU are tranzistoarele inversoare de tip cu canal indus **legate în paralel** Fiind folosit câte un tranzistor pentru fiecare intrare a porții.

Funcționare

Poarta SI-NU : Dacă toate tranzistoarele inversoare au nivel H la intrare atunci ele sunt deschise și fiind legate în serie la ieșire se obține nivel L. Este suficient ca una din porți să aibă L la intrare și tranzistorul respectiv este blocat iar la ieșire se obține nivel H. Funcționarea astfel descrisă corespunde funcției logice SI-NU.

Poarta SAU-NU : Dacă la cel puțin o intrare se aplică nivel H, tranzistorul respectiv este deschis și la ieșire se obține nivel L. Dacă toate intrările au nivel L, atunci toate tranzistoarele sunt blocate și la ieșire se obține nivel H. Funcționarea corespunde funcției logice SAU-NU.

Principalele proprietăți ale porții - nivele U_{IL} , U_{IH} , U_{OL} , U_{OH} , curenți de intrare și ieșire, curenți și tensiune de alimentare, densitate de integrare, timp de propagare – decurg imediat din proprietățile porții fundamentale.

De exemplu, în cazul circuitului ȘI-NU, se observă că tensiunea de ieșire este suma tensiunilor pe cele trei tranzistoare de comandă. Pentru ca tensiunea U_{OL} să fie sub U_p , atunci când tranzistoarele conduc, acestea sunt dimensionate corespunzător (β mare).

În general porțile nMOS sunt folosite ca elemente constructive pentru obținerea de circuite basculante bistabile și apoi, împreună cu acestea, sunt folosite pentru realizarea de circuite MSI, LSI și VLSI (deci nu sunt folosite porți simple, bistabile , etc. așa cum se întâlnesc în cazul circuitelor TTL, ECL sau CMOS).

3.3. Poarta de transmisie nMOS

Poarta de transmisie nMOS (prescurtat PT) constă de fapt într-un tranzistor nMOS cu canal indus, cu construcție simetrică (sursa și drena sunt interschimbabile) care are funcționarea de principiu a unui comutator K conectat între intrarea și ieșirea unor porți nMOS obișnuite (în fig. 25. inversoare de tip E/D).




Fig.25. Poarta de transmisie nMOS

Impedanța de intrare în poarta comandată s-a figurat sub forma unei capacități de intrare C_{IN} .

Funcționare

Poarta de transmisie este comandată în grilă de un semnal de tact (clock - notat CL) și comută în funcție de semnalul acestuia.

Astfel, pentru $CL = H$ (se presupune comandă tot de la un circuit logic, deci nivel U_{DD}) tranzistorul PT este deschis (are în grilă tensiune mai mare decât tensiunea de prag U_P necesară pentru deschiderea unui tranzistor nMOS). Nivelul logic – fie U_{OH} , fie U_{OL} – de la ieșirea porții de comandă **se transmite** către intrarea porții comandate. Aceasta înseamnă că de fapt capacitatea C_{IN} **fie se încarcă** la nivel U_{OH} **fie se descarcă** la nivel U_{OL} . Construcția simetrică a tranzistorului PT asigură **conducția bidirecțională** pentru acesta. În concluzie, pentru $CL = H$ se asigură legătura între ieșirea porții de comandă și intrarea porții comandate.




Fig. 26. Comanda și funcționarea unei porți de transmisie

Pentru $CL = L$ (de fapt 0 ținând cont de nivelele logice folosite) tranzistorul PT este blocat (tensiune în grilă mai mică decât tensiune de prag U_P a tranzistorului nMOS). Legătura între poarta de comandă și cea comandată este întreruptă. Chiar dacă nivelul logic de la ieșirea porții de comandă se modifică, acesta nu se transmite mai departe. Pe de altă parte, capacitatea C_{IN} memorează nivelul logic la care a fost încărcată atunci când PT era deschisă. Această memorare poate dura destul de mult deoarece rezistența prin care ar fi posibilă descărcarea este foarte mare (fie rezistența tranzistorului PT blocat – de ordinul 10^9 ohmi, fie rezistența de izolație a grilei pentru tranzistorul comandat - de ordinul a 10^{12} ohmi). Această posibilitate de memorare pentru un timp limitat este folosită în dezvoltarea **circuitelor MOS dinamice**.

Observație :

- Tranzistorul PT conduce atât timp cât este indus canal, adică atât timp cât grila este la o tensiune cu cel puțin U_P mai mare decât sursa sau drena. Rezultă că tensiunea maximă ce poate fi transmisă prin PT este $U_{DD} - U_P$. Cu alte cuvinte, chiar dacă nivelul de ieșire al porții de comandă este U_{DD} , nivelul ajuns la intrarea porții comandate (și memorat de C_{IN}) este $U_{DD} - U_P$. Acest lucru nu deranjează prea mult deoarece poarta comandată reface nivelul logic corect (vezi caracteristica de transfer pentru o poartă nMOS).
- Dacă se menține comanda $CL = L$ un timp prea mare, este posibil ca nivelul de tensiune memorat de pe C_{IN} să fie modificat (constanta de timp RC_{IN} este mare dar totuși finită). Din această cauză se recomandă ca frecvența semnalului de tact CL să aibă o valoare rezonabilă : se numește “frecvență de refresh” și are o valoare în jur de 500 kHz.

Utilizare

1. Poarta de transmisie nMOS se poate folosi pentru blocarea unei căi de semnal.
2. Similar unui inversor urmat de o poartă de transmisie, fig.25 , s-au construit circuite SI-NU și SAU-NU urmate de porți de transmisie, circuite care poartă numele de **porți logice dinamice** . Utilizând aceste porți s-a construit o întreagă familie de circuite dinamice – în special memorii și registre. Specific tuturor acestor circuite este folosirea efectului de memorare a unui nivel logic pe capacitatea C_{IN} precum și folosirea unui semnal de refresh pentru refacerea nivelului logic.