


3.2. Circuite logice cu elemente discrete

3.2.1 Circuit SAU cu diode

Poarta SAU cu două intrări este prezentată în fig.3.10.



Adăugând câte o diodă pentru fiecare intrare nouă, circuitul poate fi extins fără probleme.

Funcționare : presupunem că simbolul logic 0 corespunde cu $0 \Leftrightarrow 0$ volți și simbolul logic corespunde $1 \Leftrightarrow +E_C$ unde prin $+E_C$ am notat tensiunea continuă de alimentare (nefigurat în fig.3.10). Dacă intrările sunt la 0 volți atunci ambele diode sunt blocate și la ieșire avem 0 volți. Dacă cel puțin una din intrări este pe $+E_C$ atunci dioda respectivă conduce și la ieșire avem o tensiune apoiată de $+E_C$ ceea ce corespunde la 1

Fig. 3.10. Circuit SAU cu diode

logic. Funcționarea descrisă corespunde funcției logice SAU.

Caracteristica de transfer : se consideră intrarea A lăsată în aer și intrarea B la care se aplică o tensiune de intrare variabilă în domeniul $U_I \in (0, +E_C)$. Tensiunea de ieșire se va determina cu relația $U_O(t) = U_I(t) - V_D$ și curba $U_O = f (U_I)$ este reprezentată în fig. 3.11. Pentru diodă s-a considerat modelul cel mai simplu , adică : rezistență directă $R_d = 0$, rezistență iversă $R_I = \infty$ și o cădere de tensiune directă egală cu $V_D \approx 0,7$ V.




Fig. 3.11. Caracteristica de transfer $U_O = f(U_I)$ pentru poarta SAU

După cum se observă caracteristica de transfer este destul de puțin apropiată de una ideală ! Presupunând că la cele două intrări se aplică două tensiuni oarecare, $A(t)$ și $B(t)$, se observă că ieșirea va avea valoarea $U_O(t) = \max (A(t), B(t)) - V_D$. Mai mult chiar, presupunând tensiunea $A(t) = \text{const.} = A$ și la intrarea B aplicată o tensiune variabilă $B(t)$, atunci circuitul lucrează ca un limitator de minim.

Tot din caracteristica de transfer se observă că nivelul H de la ieșire este mai mic cu V_D față de cel de la intrare : se spune că nivelul H de la ieșire este degradat față de cel de la intrare. Presupunând un număr de porți SAU legate în cascadă , fiecare degradează nivelul H și prin cumulare este posibil ca această eroare să devină deranjantă : în astfel de cazuri este necesar să se intervină cu un circuit pentru refacerea nivelului H.

Dimensionare : rezistența R se dimensionează astfel încât curentul prin diode să rezulte mai

mic decât cel admis notat cu I_{\max} : $R > \frac{E_C - V_D}{I_{\max}}$.


Rezistența de ieșire : pentru nivel L este chiar R iar pentru nivel H depinde de rezistența de ieșire a circuitului care atacă poarta SAU.

Rezistența de intrare : pentru nivel H la intrare este chiar R iar pentru nivel L la intrare coincide cu rezistența unei diode blocate fiind foarte mare.

Timpul de propagare este dat de timpul de comutare al diodelor : t_{on} și t_{off} indicat în catalog. Eliminarea sarcinii stocate în diode se favorizează dacă se alege rezistența R de valoare cât mai mic posibilă (se obține implicit și creșterea vitezei circuitului).

3.2.2 Circuit SI cu diode

Poarta SI cu două intrări este prezentată în fig.3.12.



Adăugând câte o diodă pentru fiecare intrare nouă, circuitul poate fi extins.

Funcționare : presupunem că simbolul 0 logic corespunde cu $0 \Leftrightarrow 0$ volți și simbolul logic corespunde $1 \Leftrightarrow +E_C$ unde prin $+E_C$ am notat tensiunea continuă de alimentare. Dacă aambele intrări sunt la $+E_C$, atunci ambele diode sunt blocate și la ieșire avem $+E_C$. Dacă cel puțin una din intrări este pe 0 volți atunci dioda respectivă conduce și la ieșire avem o tensiune apoiată de 0 volți ceea ce corespunde la 0 logic. Funcționarea

Fig. 3.12. Circuit SI cu diode

descrișă corespunde funcției logice Sî.

Caracteristica de transfer : se consideră intrarea A lăsată în aer și intrarea B la care se aplică o tensiune de intrare variabilă în domeniul $U_I \in (0, +E_C)$. Tensiunea de ieșire se va determina cu relația $U_O(t) = U_I(t) + V_D$ și curba $U_O = f(U_I)$ este reprezentată în fig. 3.13.

Pentru diodă s-a considerat modelul cel mai simplu, adică : rezistență directă $R_d = 0$, rezistență iversă $R_I = \infty$ și o cădere de tensiune directă egală cu $V_D \approx 0,7$ V.




Fig. 3.13. Caracteristica de transfer $U_O = f(U_I)$ pentru poarta SI

După cum se observă nici caracteristica de transfer pentru funcția SI nu este apropiată de una ideală ! Presupunând că la cele două intrări se aplică două tensiuni oarecare, $A(t)$ și $B(t)$, se observă că ieșirea va avea valoarea $U_O(t) = \min (A(t), B(t)) + V_D$. Presupunând tensiunea

$A(t) = \text{const.} = A$ și la intrarea B aplicată o tensiune variabilă $B(t)$, atunci circuitul lucrează ca un limitator de maxim.

Tot din caracteristica de transfer se observă că nivelul L de la ieșire este mai mare cu V_D față de cel de la intrare : se spune că nivelul L de la ieșire este degradat față de cel de la intrare. Presupunând un număr de porți SI legate în cascadă , fiecare degradează nivelul L și prin cumulare este posibil ca această eroare să devină deranjantă : în astfel de cazuri este necesar să se intervină cu un circuit pentru refacerea nivelului L (vezi circuitele DTL).

Dimensionare : rezistența R se dimensionează astfel încât curentul prin diode să rezulte mai mic decât cel admis notat cu I_{\max} : $R > \frac{E_C - V_D}{I_{\max}}$ (aceeași relație ca cea de la circuitul SAU).

Rezistența de ieșire : pentru nivel H este chiar R iar pentru nivel L depinde de rezistența de ieșire a circuitului care atacă poarta SI.


Rezistența de intrare : pentru nivel L la intrare este chiar R iar pentru nivel H la intrare coincide cu rezistența unei diode blocate, fiind foarte mare.

Timpul de propagare este dat de timpul de comutare al diodelor : t_{on} și t_{off} indicat în catalog. Eliminarea sarcinii stocate în diode se favorizează dacă se alege rezistența R de valoare cât mai mic posibilă (se obține implicit și creșterea vitezei circuitului).

Atât la circuitul SI cât și la circuitul SAU se observă compromisul care se face la alegerea rezistenței R :

- o valoare cât mai mică favorizează viteza circuitului
- o valoare mai mare favorizează consumul circuitului de la sursa E_C (consum cât mai mic).

3.2.3. Circuit NU realizat cu tranzistor bipolar



Schema unui circuit logic NU realizat cu un tranzistor bipolar este prezentată în fig. 3.14.

Funcționare : să presupunem corespondența $1 \Leftrightarrow +E_C$ respectiv $0 \Leftrightarrow 0$ volți. Dacă la intrare se aplică 0 volți tranzistorul este blocat și la ieșire se obține $+E_C$. Dacă la intrare se aplică $+E_C$ atunci , printr-o alegere corespunzătoare a rezistențelor R_B și R_C , tranzistorul se saturează și la ieșire se obține aproximativ 0 volți. Funcționarea corespunde unui circuit NU.

Fig. 3.14. Circuit NU cu tranzistor bipolar npn.

Caracteristica de transfer se trasează adoptând pentru tranzistor modelul din fig.3.15. : în circuitul de bază o rezistență r_{BE} (de regulă de valoare mică – uneori se va neglija în comparație cu R_B), o sursă de tensiune $U_\gamma = 0,5 - 0,6$ V (tensiunea de deschidere a unei joncțiuni pn cu siliciu) și o diodă ideală D_1 ($R_d = 0$, $R_1 = \infty$ și cădere de tensiune nulă în conducție) ; în circuitul de colector o sursă comandată de curent βI_B (β este factorul de amplificare în curent al tranzistorului) și o diodă ideală D_2 înseriată cu sursa $U_{CE \text{ sat}}$ care modelează funcționarea în saturație a circuitului ($U_{CE \text{ sat}} = 0 - 0,1$ V).

Pentru trasarea caracteristicii de transfer se calculează curentul de bază din circuitul bazei și apoi din circuitul de colector se calculează tensiunea de ieșire cu $U_O = E_C - \beta \cdot I_B \cdot R_C$





Fig. 3.15. Circuitul și modelul pentru trasarea caracteristicii de transfer a inversorului construit cu un tranzistor npn

În caracteristica de transfer , fig. 3.16. se deosebesc regiunile :



- **regiunea AB** : pentru $U_I < U_\gamma \approx 0,5 \text{ V}$ curentul de bază este nul $I_B = 0$ și tranzistorul este **blocat**; tensiunea de ieșire este $U_O \approx E_C$ și curentul absorbit de la sursă este nul; se obține porțiunea AB de pe caracteristică ce se caracterizează prin $U_{OH} = E_C$

- **regiunea BC** : pentru $U_\gamma < U_I < U_{I \text{ sat}}$
Se calculează curentul de bază cu relația :

$$I_B = \frac{U_I - U_\gamma}{R_B + r_{BE}} \quad (3.1)$$

și apoi se calculează tensiunea de ieșire cu relația următoare :

Fig. 3.16. Caracteristica de transfer

$$U_O = E_C - \beta \cdot I_B \cdot R_C = -\beta \cdot \frac{R_C}{R_B + r_{BE}} \cdot U_I + E_C + \beta \cdot \frac{R_C}{R_B + r_{BE}} \cdot U_\gamma \quad (3.2)$$

Se observă că (3.2) reprezintă ecuația unei drepte în planul $U_O = f(U_I)$ În punctul C tensiunea de ieșire atinge valoarea $U_{CE \text{ sat}}$. În acest moment tensiunea de intrare are valoarea

$$U_{I \text{ sat}} = U_\gamma + (E_C - U_{CE \text{ sat}}) \cdot \frac{R_B + r_{BE}}{\beta \cdot R_C}$$

- **regiunea CD** : crescând în continuare U_I peste valoarea $U_{I \text{ sat}}$ tranzistorul devine saturat, tensiunea de ieșire rămânând fixată la aproximativ $U_{CE \text{ sat}}$; pe măsură ce crește U_I se spune că tranzistorul intră în suprasaturație și tensiunea de ieșire are o ușoară tendință de scădere (evident rămânând pozitivă) . În această regiune, curentul de bază, calculându-se cu (3.1), se observă că va crește odată cu U_I în timp ce curentul de colector I_C rămâne constant la valoarea $I_C = I_{C \text{ sat}} = \frac{E_C - U_{CE \text{ sat}}}{R_C}$. De aici se deduce relația cu care vom caracteriza un


regim de saturație :

$$\beta \cdot I_B \geq I_C \quad (3.3)$$

Ca urmare tensiunea de ieșire ce corespunde nivelului L este $U_{OL} = U_{CE \text{ sat}} = 0,1 \text{ V}$ iar curentul absorbit de la sursă în acest punct este $I_{C \text{ sat}}$ care a fost calculat mai sus.

În cele ce urmează vom amâna analiza parametrilor inversorului pentru a face unele scurte observații privind regimul de saturație al unui tranzistor bipolar.

Observație :



1. Regiunea de saturație a unui tranzistor se caracterizează prin aceea că atât joncțiunea bază – emitor cât și joncțiunea bază-colector sunt polarizate direct, $U_{BE} \approx 0,7 \text{ V}$ și $U_{BC} \approx 0,8 \text{ V}$ (diferența se datorează nivelului de dopare diferit pentru colector și emitor – n respectiv n^+).

2. Dacă s-ar aplica și în regiunea de saturație ecuația (3.2), caracteristica ar continua după linia întreruptă din fig. 3.16, porțiunea CE.


3. Pentru a impune (a verifica) regimul de saturație al unui tranzistor , în mod practic se va proceda conform uneia din următoarele două metode echivalente :

a. – Se calculează curentul de bază I_B din circuitul bazei; se presupune tensiunea $U_{CE} = 0$ și apoi se calculează curentul de colector; se verifică dacă cei doi curenți astfel calculați îndeplinesc relația (3.3) – factorul β pentru tranzistor se ia din catalog.

b. – Se calculează curentul de bază I_B din circuitul bazei; se presupune egalitatea $\beta I_B = I_C$ și apoi se calculează tensiunea de ieșire cu relația (3.2); se verifică faptul că tensiunea U_O astfel calculată este mai mică decât 0 (echivalent cu a ne situa pe porțiunea CE de pe caracteristica de transfer !).

Exemple :

1. Pentru circuitul din figura 3.17. dimensionați rezistențele astfel încât tranzistorul să fie saturat.



Soluție : aplicăm prima metodă și vom calcula curenții

$$I_B = \frac{E_C - U_{BE}}{R_B} \quad \text{și} \quad I_C = \frac{E_C - U_{CEsat}}{R_C} \quad (\text{s-a neglijat rezistența } r_{BE} \text{ în comparație cu } R_B)$$


Impunem relația (3.3) :

$$\beta \cdot \frac{E_C - U_{BE}}{R_B} \geq \frac{E_C - U_{CE sat}}{R_C} \quad \text{și neglijând } U_{BE} \text{ și } U_{CE sat} \text{ se}$$

obține relația aproximativă $\beta \cdot R_C \geq R_B$

Fig.3.17. Exemplul 1

2. Pentru circuitul din figura alăturată stabiliți starea de conducție a tranzistorului.



Soluție : Deoarece $U_I > U_\gamma$ rezultă $I_B > 0$ și implicit rezultă $\beta I_B > I_C \approx 0$.

Deci, dacă rezistența de colector este foarte mare , la limită chiar circuit întrerupt, tranzistorul este **saturat**

Revenind la circuitul inversor se face observația că marginile de zgomot ale caracteristicii de transfer sunt foarte asimetrice . Pentru simetrizarea caracteristicii de transfer se poate adopta soluția cu înserierea în baza tranzistorului a unei diode Zenner sau a mai multe diode obișnuite polarizate direct. Caracteristica de transfer se va transla orizontal exact cu valoarea adăugată aceste elemente înseriate.




Fig.3.18. Simetrizarea caracteristicii de transfer

Impedanța de ieșire a circuitului este chiar R_C pentru nivel H este egală cu impedanța tranzistorului saturat (mult mai mică !) pentru nivel L. Se observă faptul că circuitul are o ieșire asimetrică.

Impedanța de intrare este aproximativ egală cu $R_B + r_{BE}$ pentru nivel H la intrare și foarte mare (rezistența de intrare a tranzistorului blocat) pentru nivel L la intrare.

Timpul de propagare al inversorului este dat de timpul de comutare al tranzistorului – se recomandă alegerea unui tranzistor de comutație (**dimensiune mică** ceea ce duce la capacități mici asociate cu joncțiunile tranzistorului; **dopare cu aur** ceea ce mărește curentul de recombinare și implicit micșorează timpul de viață al purtătorilor ducând la rapida eliminare a lor din joncțiunile saturate).


De asemenea se face precizarea că dacă se aleg componentele astfel încât inegalitatea (3.3) este satisfăcută prea puternic, tranzistorul este suprasaturat ceea ce mărește timpul de comutare spre blocare. În această situație sarcina stocată în joncțiunea BE este mai mare – întâi tranzistorul evoluează din suprasaturat în saturat (din punctul D în punctul C pe caracteristica de transfer) și abia apoi începe să iasă din conducție.

Pentru cele două rezistențe se subliniază câteva **cerințe contradictorii** :

- **R_C mare** mărește rezistența de ieșire pentru nivel H dar **R_C mic** duce la consum mare pentru nivel L la ieșire precum și la micșorarea fan-out-ului.

- **R_B mare** duce la mărirea timpului de eliminare a sarcinii stocate în joncțiunea BE a tranzistorului dar **R_C prea mic** duce suprasaturație (vezi exemplul 1 de mai sus).

În concluzie R_B și R_C se aleg astfel încât pentru nivel L la ieșire tranzistorul să fie saturat la limită – inegalitatea (3.3) satisfăcută la limită.



Se poate folosi un **condensator de accelerare** (speedup capacitor) în paralel cu rezistența de bază R_B . Acesta asigură o cale de impedanță mică pentru evacuarea sarcinii stocate în joncțiunea BE , acționând similar condensatoarelor de la atenuatorul compensat – vezi cap. 2.3.

3.3. Circuite logice DTL (Diode transistor logic)

Deși fără perspectivă de dezvoltare, mai sunt folosite în instalații industriale puternic perturbate precum și ca circuite izolate.




Fig. 3.19. Poarta DTL

Construcție:

- **circuit SI** realizat cu diodele D_1, D_2 și rezistența R_1 .
- **circuit NU** realizat cu tranzistorul T
- **circuit pentru adaptarea nivelului** realizat cu dioda serie D_S (eventual și D'_S) și rezistența R_3 (circuitul SI cu diode degradează nivelul L).

Funcționare

Fie ambele intrări pe 1 logic adică legate la $+E_C$; diodele de intrare sunt blocate, dioda serie D_S este în conducție și alegând convenabil rezistențele R_1, R_2, R_3 se asigură conducția la saturație pentru tranzistorul T: la ieșire se obține 0 logic.

Dacă cel puțin una din intrări este la 0 volți atunci respectiva diodă de intrare conduce și în punctul notat cu X se obține tensiunea $V_X = V_D = 0,7 \text{ V}$. Acest potențial poate eventual să aducă dioda D_S la limita de conducție, dar tranzistorul T este sigur blocat, deci la ieșire nivel H aproximativ egal cu $+E_C$.

Din funcționare rezultă că circuitul realizează funcția SI-NU (vezi și construcția circuitului).

Caracteristica de transfer .

La intrarea B se aplică o tensiune de intrare variabilă în domeniul $V_I \in (0, +E_C)$ fig.3.20. Într-o primă aproximație facem presupunerea că dioda D_S' nu există. Deosebim următoarele regiuni ale caracteristicii de tranfer :

- **pentru $V_I < V_D = 0,7 \text{ v}$** ; tensiunea în baza tranzistorului este $V_{BE} = V_{R3} < V_D$ și ca urmare tranzistorul este blocat . **Ieșirea este pe nivel H** : $V_{OH} = E_C$. Curentul prin rezistența R_1 se împarte spre intrare și spre rezistența R_3 . Curentul de intrare se calculează cu :

$$-I_{IL} = I_{R_1} - I_{R_3} = \frac{E_C - V_I - V_D}{R_1} - \frac{V_I}{R_3} \quad (\text{curentul } I_{IL} \text{ are sensul de ieșire din poartă})$$

- **pentru $V_I > V_D = 0,7 \text{ v}$** ; când tensiunea de intrare atinge valoarea aproximativ egală cu V_D tranzistorul se deschide și tensiunea în punctul X este $V_X = V_D + V_{BE \text{ on}} = 2V_D$. Crescând în continuare tensiunea de intrare peste valoarea V_D , tensiunea în punctul X nu poate depăși valoare $2V_D$ și ca urmare dioda de intrare se blochează. Întregul curent al rezistenței R_1 comută spre R_3 și baza tranzistorului saturându-l pe acesta din urmă. **La ieșire se obține nivel L** egal cu $V_{OL} = V_{CE \text{ sat}} \approx 0,1 \text{ v}$. Curentul de intrare în poartă este foarte mic fiind egal cu curentul invers al unei diode, $I_{IH} \approx 0$.

Caracteristica de transfer reprezentată în fig.3.21 are în realitate o alură mai puțin ‘colțuroasă’ datorită faptului că intrarea în conducție a tranzistorului nu este așa bruscă precum s-a explicat.




Fig.3.20. Trasarea caracteristicii de transfer pentru circuitul DTL




Fig. 3.21. Caracteristica de transfer pentru poarta DTL

Dacă se introduce și dioda suplimentară D_s atunci caracteristica de transfer se păstrează ca alură doar că este trasată orizontal cu tensiunea V_D - în acest mod se simetrizează marginile de zgomot.

În fig. 3.22 sunt prezentate porțile DTL care au fost lansate în anii '60-'70.

Poarta normală are dezavantajul faptului că necesită două surse de alimentare. Sursa V_{BB} este necesară pentru a menține în conducție cele două diode D_3 și D_4 în ambele stări ale circuitului și a micșora în acest fel timpul de comutare al circuitului.

Poarta DTL modificată, fig.3.22.b, are o schemă asemănătoare doar că una dintre diodele serie a fost înlocuită cu un tranzistor (T_1) astfel polarizat (R_4) încât nu se poate satura. Valorile pentru tensiunile de intrare V_{IL} și V_{IH} cât și pentru tensiunile de ieșire V_{OL} și V_{OH} rămân aceleași ca la seria normală.

Avantajul utilizării tranzistorului T_1 în locul diodei serie D_3 constă în faptul că atunci când tranzistorul de ieșire T_2 conduce (de fapt nivelul V_{OL} la ieșire) tranzistorul T_1 lucrează ca repetor pe emițor și suplimentează curentul de bază pentru T_2 . Se realizează în acest fel un fan-out mărit pentru poarta DTL modificată comparativ cu poarta DTL de bază.

Problemă : Calculați fan-out-ul pentru circuitele DTL din fig. 3.22. a. și b.




Fig.3.22. Exemple de porți DTL :

- a. poarta DTL seria normală
- c. poarta DTL seria modificată (seria 930)

Câțiva parametri ai porții DTL modificată sunt :

V_{OH} / V_{OL}	5V / 0,1 V	Tensiune de alimentare	5V
V_{IH} / V_{IL}	1,5V / 1,2 V	Putere disipată per poartă	30 mW
Impuls logic	4,8V	Timp de propagare	30 ns
Fan-out	8		