

Lucrare de laborator nr. 11

Funcții, proceduri și package-uri

1. Scopul lucrării

Înșușirea noțiunilor privind definirea și utilizarea funcțiilor și procedurilor în VHDL; declarația de package și corpul package-ului.

2. Funcții și proceduri

În VHDL funcțiile și procedurile fac parte din categoria subprogramelor. O procedură poate returna una sau mai multe valori, în schimb o funcție returnează întotdeauna o singură valoare. Pe de altă parte, în timp ce toți parametrii unei funcții sunt parametri de intrare, în cazul unei proceduri parametri pot fi de intrare, de ieșire sau de intrare-ieșire (inout).

În funcție de locul în care sunt apelate, funcțiile și procedurile pot fi: *concurrente* – dacă sunt apelate în afara unei instrucțiuni *process*, sau *secvențiale* – dacă sunt apelate în cadrul unei instrucțiuni *process*.

Toate instrucțiunile din definiția funcțiilor și procedurilor sunt instrucțiuni secvențiale. Aceste instrucțiuni sunt aceleași cu cele din cadrul unui proces, cu excepția instrucțiunii *wait* care nu poate fi folosită în cazul funcțiilor.

În ceea ce privește apelarea subprogramelor, funcțiile sunt apelate în instrucțiuni de atribuire sau în expresii, în timp ce procedurile sunt apelate ca instrucțiuni distincte de apel de procedură fie într-o arhitectură sau într-un proces.

Funcțiile și procedurile pot fi definite în trei locuri:

- Într-un *package*. În acest caz, în declarația de package se află linia de antet a subprogramelor, în timp ce în corpul package-ului se află linia de antet împreună cu corpul subprogramelor respective.
- În *partea declarativă* a unei *arhitecturi*.
- În *partea declarativă* a unui *proces*.

Uzual, subprogramele se definesc în cadrul package-urilor deoarece, în acest caz, pot fi utilizate la diverse proiecte.

Sintaxa de definire a unei funcții:

function <nume_funcție> ([clasa_obiect] <nume_param>{, nume_param}):

[in] tip [(interval_index)], ...) **return** tip **is**

[declarații de constante]

[declarații de variabile]

[declarații de tip]

begin

instrucțiuni secvențiale

return(expresie);

end [<nume_funcție>];

Argumentele (parametrii) unei funcții sunt din clasa constant sau signal iar modul este numai **in** (intrare). Dacă pentru un parametru al funcției nu este specificată clasa sau modul, implicit se consideră că este din clasa constant, respectiv modul in.

Sintaxa pentru definirea unei proceduri:

procedure <nume_procedură>([clasa_obiect] <nume_param>{, nume_param}):

[mod] tip [(interval_index)], ...) **is**

[declarații de constante]

[declarații de variabile]

```
    [declarații de tip]
begin
    instrucțiuni secvențiale
end [<nume_procedura>];
```

O procedură poate modifica valorile argumentelor sale. Argumentele fac parte din clasa constant, variable sau signal și pot avea trei moduri diferite: **in**, **out** sau **inout**. Dacă modul nu este specificat atunci implicit acesta este considerat **in**. Dacă modul este **out** sau **inout** atunci argumentul trebuie să aparțină clasei variable sau signal. În instrucțiunile concurente de apel de procedură argumentele nu pot fi din clasa variabilelor.

3. Package-uri

Principalul scop al unui package (pachet) este de a stoca elemente care pot fi utilizate în diverse proiecte.

Un package constă din două părți: *declarația de package* și *corpul package-ului*. Declarația de package definește interfața pentru package, așa cum declarația de entitate definește interfața pentru model.

În declarația de package pot fi întâlnite următoarele declarații:

- declarații de subprograme
- declarații de tipuri și subtipuri
- declarații de semnale globale
- declarații de fișier
- declarații de componente
- declarații și specificații de attribute, etc.

Sintaxa pentru declarația de package:

```
package <nume_package> is
    declarații
end [nume_package];
```

Dacă în declarația de package sunt declarate funcții sau proceduri atunci package-ul este însoțit de un corp al package-ului (*package body*). În corpul package-ului se află declarațiile subprogramelor împreună cu corpul acestora.

Toate elementele declarate într-un package pot fi făcute vizibile și utilizate în orice proiect folosind clauza **use**. Astfel, dacă un package este compilat într-o bibliotecă numită *pack_lib*, atunci acesta poate fi făcut vizibil într-un proiect dacă în fișierul acestuia înainte de declarația de entitate se adaugă următoarele două linii:

```
library pack_lib;
use pack_lib.nume_package.all;
entity .....
```

3.1 Package-uri standardizate

Limbajul VHDL este însoțit implicit de două package-uri compilate în biblioteca *std*: package-ul *standard*, care conține declarații pentru tipurile predefinite ale limbajului și package-ul *textio*.

Package-ul IEEE std_logic_1164

Pentru a reflecta mai bine proprietățile electrice ale circuitelor digitale, IEEE a dezvoltat și standardizat un nou tip de date pentru a extinde tipurile predefinite *bit* și *bit_vector*. Astfel, în package-ul *std_logic_1164* cele mai utile tipuri de date declarate sunt

`std_ulogic` și `std_ulogic_vector` cu 9 stări. Deoarece aceste tipuri de date sunt nerezolvate, în cadrul package-ului este definită o funcție de rezoluție numită *resolved* cu ajutorul căreia s-au declarat subtipurile `std_logic` și `std_logic_vector`. Acestea sunt subtipuri ale tipului `std_ulogic` însoțit de funcția de rezoluție. Totodată, în cadrul package-ului sunt definite funcții pentru operatorii care să lucreze cu tipul `std_logic`. Package-ul `std_logic_1164`, la fel ca toate celelalte package-uri IEEE este compilat în biblioteca *ieee*.

Mai jos este prezentat o parte din codul VHDL corespunzător package-ului `std_logic_1164`:

```

PACKAGE std_logic_1164 IS
-----
-- logic state system (unresolved)
-----
TYPE std_ulogic IS ( 'U', -- Uninitialized
                    'X', -- Forcing Unknown
                    '0', -- Forcing 0
                    '1', -- Forcing 1
                    'Z', -- High Impedance
                    'W', -- Weak Unknown
                    'L', -- Weak 0
                    'H', -- Weak 1
                    '-' -- Don't care
                    );
-----
-- unconstrained array of std_ulogic for use with the resolution function
-----
TYPE std_ulogic_vector IS ARRAY ( NATURAL RANGE <> ) OF std_ulogic;
-----
-- resolution function
-----
FUNCTION resolved ( s : std_ulogic_vector ) RETURN std_ulogic;
-----
-- *** industry standard logic type ***
-----
SUBTYPE std_logic IS resolved std_ulogic;
-----
-- unconstrained array of std_logic for use in declaring signal arrays
-----
TYPE std_logic_vector IS ARRAY ( NATURAL RANGE <> ) OF std_logic;
-----
-- common subtypes
-----
SUBTYPE X01 IS resolved std_ulogic RANGE 'X' TO '1'; -- ('X','0','1')
SUBTYPE X01Z IS resolved std_ulogic RANGE 'X' TO 'Z'; -- ('X','0','1','Z')
SUBTYPE UX01 IS resolved std_ulogic RANGE 'U' TO '1'; -- ('U','X','0','1')
SUBTYPE UX01Z IS resolved std_ulogic RANGE 'U' TO 'Z'; -- ('U','X','0','1','Z')
-----
-- overloaded logical operators
-----
FUNCTION "and" ( l : std_ulogic; r : std_ulogic ) RETURN UX01;
FUNCTION "nand" ( l : std_ulogic; r : std_ulogic ) RETURN UX01;
FUNCTION "or" ( l : std_ulogic; r : std_ulogic ) RETURN UX01;
FUNCTION "nor" ( l : std_ulogic; r : std_ulogic ) RETURN UX01;
FUNCTION "xor" ( l : std_ulogic; r : std_ulogic ) RETURN UX01;
function "xnor" ( l : std_ulogic; r : std_ulogic ) return ux01;
FUNCTION "not" ( l : std_ulogic ) RETURN UX01;
-----
end std_logic_1164;

```

Funcțiile „and”, „nand”, etc din package-ul `std_logic_1164` supradefinesc operatorii logici and, nand, etc. În VHDL se pot utiliza același nume de funcții sau operatori pentru date de tipuri diferite. Această posibilitate este cunoscută ca supradefinirea funcțiilor sau operatorilor.

Package-ul IEEE numeric_std

În plus față de operatorii logici, la implementarea sistemelor digitale sunt necesare și operații aritmetice. În package-ul `std_logic_1164` operatorii aritmetici sunt definiți numai pentru tipul predefinit `integer`.

Pentru a putea efectua operații aritmetice cu semnale pe mai mulți biți, IEEE a standardizat package-ul `numeric_std` în care sunt declarate două noi tipuri de date: *signed* (cu semn) și *unsigned* (fără semn). Ambele tipuri de date sunt definite ca un tablou (array) de elemente de tip `std_logic`. Pentru tipul de date *unsigned*, tabloul este interpretat ca un număr binar fără semn în care bitul din stânga este interpretat ca MSB. Pentru tipul de date *signed*, tabloul este interpretat ca un număr binar cu semn în format complement față de 2.

Deoarece scopul package-ului `numeric_std` este de a suporta operații aritmetice, în cadrul acestuia s-au supradefinit operatorii aritmetici `abs`, `*`, `/`, `mod`, `rem`, `*`, `+` și `-`. De asemenea, s-au definit câteva funcții pentru operațiile de rotire și deplasare precum și de conversie.

Mai jos este prezentat o parte din codul package-ului IEEE `numeric_std`:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
package NUMERIC_STD is
  constant CopyrightNotice: STRING
    := "Copyright 1995 IEEE. All rights reserved.";
  attribute builtin_subprogram: string;
  --
  =====
  -- Numeric array type definitions
  =====

  type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
  type SIGNED is array (NATURAL range <>) of STD_LOGIC;
  --
  =====
  -- Arithmetic Operators:
  --
  =====

  -- Id: A.1
  function "abs" (ARG: SIGNED) return SIGNED;
  attribute builtin_subprogram of
    "ABS"[SIGNED return SIGNED]: function is "numstd_abs_ss";
  -- Result subtype: SIGNED(ARG'LENGTH-1 downto 0).
  -- Result: Returns the absolute value of a SIGNED vector ARG.
  .....
end NUMERIC_STD.
```

Întrucât tipurile *signed* și *unsigned* sunt tablouri, declarațiile lor sunt similare cu cele ale tipului `std_logic_vector`. De ex:

```
signal x, y, z, w: signed(7 downto 0);
```

Pe de altă parte sunt corecte următoarele instrucțiuni de atribuire:

```
z <= x+y;
w <= x+1;
```

4. Exemplu de package cu funcții și proceduri

În continuare este prezentat un package care conține declarații pentru o procedură și două funcții de conversie. Ca urmare package-ul este însoțit de corpul său.

(fișier Pack_Utils.vhd)

```

3  package Utils is
5      procedure Clock ( signal C: out Bit; HT, LT :Time );
7      function Convert ( N, L : Natural ) return Bit_Vector ;
8      function Convert ( B : Bit_Vector ) return Natural;
10 end Utils;

14 package body Utils is
16     procedure Clock ( signal C : out Bit; HT, LT : Time ) is
17     begin
18         loop
19             C <= '1' after LT, '0' after LT+HT;
20             wait for LT+HT;
21         end loop;
22     end;
23
24     function Convert ( N, L : Natural ) return Bit_Vector is
25     variable Temp : Bit_Vector ( L-1 downto 0);
26     variable Value : Natural := N;
27     begin
28         for i in Temp'Right to Temp'Left loop
29             Temp (i) := Bit'Val ( Value mod 2);
30             Value := Value /2 ;
31         end loop;
32         return Temp;
33     end;

35     function Convert ( B: Bit_Vector ) return Natural is
36     variable Temp : Bit_Vector ( B'Length - 1 downto 0) :=B;
37     variable Value: Natural := 0 ;
38     begin
39         for i in Temp'Right to Temp'Left loop
40             if Temp (i) = '1' then
41                 Value := Value + ( 2 ** i ) ;
42             end if;
43         end loop;
44         return Value;
45     end;
47 end Utils;
```

Declarația de pachet (*“package”*) descrie acele parti care vor fi accesibile în exteriorul pachetului și cuprinde declarația unei proceduri și a două funcții. În limbajul VHDL procedurile și funcțiile sunt denumite subprograme. În consecință, declarația unui subprogram reprezintă declarația unei funcții sau proceduri.

O funcție întoarce întotdeauna doar un singur rezultat. Într-o funcție toți parametrii sunt parametri de mod intrare, în timp ce la proceduri pot fi parametri de mod intrare, parametri de mod ieșire, sau parametri de mod intrare-ieșire.

Procedurile și funcțiile concurente există în afara specificațiilor proceselor sau ale altor subprograme. Procedurile și funcțiile secvențiale există numai în specificațiile proceselor sau ale altor subprograme. Toate specificațiile din interiorul unui subprogram sînt secvențiale.

Declarația de la linia 5 declară o procedură “Clock” care poate fi apelată de un număr de ori pentru a genera semnalul de ceas cu perioada și factor de umplere variabile. Procedura

are trei parametri: "C" care este un semnal de tip bit comandat de procedura ca semnal de clock, ultimii doi parametri "HT" și "LT" reprezentând durata de timp cit semnalul de clock este în '1', respectiv '0' logic. Procedura este apelată concurrent.

Declarațiile de la liniile 7 și 8 declară două funcții ce au același nume "*Convert*" și realizează conversia între tipurile standard Bit_Vector și Integer. Limbajul VHDL permite ca subprogramele să fie supradefinite în anumite condiții.

Funcția "*Convert*" de la linia 7 acceptă doi parametri, ambii de tip Integer și returnează o valoare de tip Bit_Vector. Această funcție convertește întregul nenegativ N într-un vector de tip Bit_Vector de lungime L, ai cărui biți reprezintă numărul N în formatul fără semn. Funcția "*Convert*" de la linia 8 realizează conversia în sens invers.

Supraincercarea funcțiilor este posibilă atâta timp cât compilatorul VHDL face distincție macar între una din caracteristicile următoare: tip returnat, număr de parametri și tipul parametrilor funcțiilor ce se supraincarcă.

Deoarece declarația de pachet conține declarații ale unor subprograme este necesar și un corp al pachetului care să conțină corpul subprogramelor. Mai poate cuprinde și alte declarații utilizabile în interiorul corpului pachetului.

Fiecare subprogram declarat în declarația de pachet trebuie să aibă un corp corespunzător în corpul pachetului.

Liniile 16-21 introduc un asemenea corp pentru procedura "*Clock*". Prima linie a corpului trebuie să fie identică cu declarația de procedură din declarația de pachet. Acest lucru este necesar pentru compilatorul VHDL pentru a identifica corect declarația de subprogram cu corpul corespunzător.

Specificatiile din corpul procedurii (liniile 18-21) realizează o buclă infinită. Reamintim că această procedură este apelată concurrent. Asemenea proceduri sunt apelate o singură dată, specificațiile din corpul lor fiind executate în mod repetat; dacă ar trebui să revină la apelator ele nu vor mai fi apelate.

Specificatiile din buclă implementează semnalul de tact. În linia 19 semnalul de tact este comandat în '1' logic după intervalul LT apoi în '0' după intervalul LT+HT. Specificația *wait* de la linia următoare are rolul de permite stabilirea modificărilor pe semnalul de tact. Sfârșitul buclei produce reexecutarea specificațiilor din corpul subprogramului.

Liniile 24-33 și 35-45 furnizează corpul celor două funcții "*Convert*".

În corpul primei funcții este declarat un vector de biți de lungime corespunzătoare (L) și făcută o copie a lui N (se impune decrementarea lui N, dar limbajul VHDL nu permite acest lucru). Buclă de la liniile 28-31 parcurge elementele variabilei Temp de la dreapta la stânga utilizând atributele "*Right*" și "*Left*".

Pentru fiecare bit se verifică dacă valoarea curentă de convertit este pară sau impară. Dacă este pară, bitul curent ar trebui să fie '0', altfel este '1'.

Se generează valorile de '0' și '1' utilizând un atribut predefinit al tipurilor: "*Val*". Acesta se comportă în felul următor: expresia "***Value mod 2***" este zero dacă variabila *Value* este pară, altfel expresia este unu.

"BitVal(0)" returnează valoarea bitului al cărui număr de poziție este 0. **"BitVal(1)"** returnează valoarea bitului al cărui număr de poziție este 1.

Numărul de poziție al unui tip scalar reprezintă distanța față de cel mai din stânga element. Tipurile enumerat și numeric sunt tipuri scalare.

Odată buclă terminată se iese din ea și se reia execuția de la linia 32, ceea ce produce întoarcerea valorii memorate în variabila "*Temp*" ca rezultat al apelului funcției. O funcție poate avea mai multe specificații *return* dar toate trebuie să întoarcă rezultate de același tip.

Funcția "*Convert*", al cărei corp începe la linia 35 lucrează puțin diferit. Mai întâi este creată o copie a lui B în variabila *Temp* (linia 36) determinând astfel direcția și ultima valoare a indexului.

Reamintim ca un vector de biti poate avea, ca și valorile extreme ale indexului sau, orice întregi nenegativi și ca domeniul vectorului poate fi crescător sau descrescător. Este creată de asemenea o variabilă acumulator la linia 37 a cărei valoare inițială este zero.

Pentru fiecare bit al variabilei *Temp* se testează dacă este '1', caz în care se adaugă 2^i în acumulator, unde i reprezintă distanța dintre bitul curent și bitul cel mai din dreapta. Când bucla se încheie variabila *Value* conține valoarea dorită care este întoarsă la linia 44.

Operatorul de ridicare la putere ****** admite un operand sting întreg sau virgula mobilă dar trebuie să aibă un operand întreg pozitiv în dreapta, dacă operandul din stînga este întreg, sau întreg dacă operandul din stînga este în virgula flotantă.

5 Testarea funcțiilor și procedurii:

(fișier *Test_Utils.vhd*)

```
52 entity Test_Utils is end;  
56 use work.Utils.all ;  
57 architecture Driver of Test_Utils is  
59     signal N: Natural;  
60     signal B: Bit_Vector ( 5 downto 0);  
61     signal C: Bit;  
62     use work.Utils.all;  
64 begin  
66     CLK : Clock (C, 10 ns, 20 ns);  
68     process  
69         use work.Utils.all;  
70     begin  
71         for i in 0 to 31 loop  
72             B <= Convert ( i, B'Length ) after 10 ns;  
73             wait for 10 ns;  
74         end loop;  
75         wait;  
76     end process;  
78     N <= Convert (B) after 1 ns;  
80 end;
```

Deoarece pachetul nu conține o pereche entitate-arhitectură nu vom declara și nici nu vom instanția a componentă pentru a crea o unitate supusă testării, ci vom utiliza pachetul cu o clauză *use*. Vom apela apoi funcțiile și procedurile în programul de test.

Clauza *use* apare de trei ori (liniile 56,62,69). Oricare două dintre acestea sînt redundante, ele arată locul unde pot fi introduse.

Expresia **“use work.Utils.all”** este interpretată în modul următor: în biblioteca **WORK** este căutat un pachet deja compilat denumit **“Utils”**. Sînt importate declarațiile din interfața pachetului (dar nu și acelea din corpul său). Atentie! După numele bibliotecii de lucru **work** inserați numele pachetului –cel de după cuvîntul rezervat *package*- nu al fișierului în care declarați pachetul.

Procedura **“Clock”** și funcțiile **“Convert”** din testbench vor referi la subprogramele declarate în pachetul *Utils*. Clauza *use* este asemănătoare directivei **“#include < >”** din **C**.

Linia 66 testează procedura **“Clock”** cu un apel concurent de procedură. Reamintim că specificațiile într-o arhitectură sînt executate concurent. Aceasta procedură este executată concurent cu un proces (liniile 68-76) și cu o specificație de atribuire de semnal la linia 78.

Corpul procedurii **“Clock”** este o buclă infinită. Nu poate fi compilată pînă cînd unitatea supusă testului nu se stabilizează, iar semnalul de clock, prin definiție, nu este stabil niciodată! Este necesară o comandă pentru o pauză, după o perioadă timp expirată.

Funcția “*Convert*” ce întoarce un rezultat de tip *Bit_Vector* este testată la linia 72. La fiecare zece nanosecunde este convertit un întreg în domeniul $0 \leq i \leq 31$. Rezultatul este memorat în semnalul *B*. Când acesta își schimbă valoarea, specificația de atribuire de la linia 78 apelează funcția de conversie *Convert* al cărui rezultat este atribuit semnalului *N* după o nanosecunda.

Funcția *Convert* apelată la linia 78 are ca parametru un tip *Bit_Vector* iar ca tip returnat are un tip întreg. Compilatorul VHDL apelează funcția *Convert* corectă după regulile corespunzătoare supradefinirii funcțiilor. Dacă nu există nici o funcție cu acest nume este emis un mesaj eroare.

Existența mai multor funcții cu același nume care au același tip returnat și aceiași parametri generează eroare.

6. Aplicații

1. Vizualizați codul sursă al package-urilor IEEE *std_logic_1164* și *numeric_std*. Urmăriți funcțiile definite în aceste package-uri.
2. Vizualizați codul sursă al package-urilor *std_logic_unsigned* și *std_logic_signed*. Care sunt diferențele față de package-ul *numeric_std*?
3. Lecturați cu atenție explicațiile referitoare la implementarea funcțiilor *Convert* și a procedurii *Clock*, precum și a entității de test.
4. Copiați fișierele sursă *Pack_Utls.vhd* și *Test_Utls.vhd* în directorul de lucru, compilați, efectuați simularea și vizualizați rezultatele.
5. În fișierul *Test_Utls*, în arhitectura *Driver* completați codul VHDL astfel încât după simulare să puteți vizualiza valoarea indexului *i* utilizat în instrucțiunea *for...loop*.
6. În fișierul *Pack_Utls.vhd*, creați alte două funcții de conversie denumite *Convert_slogic* similare cu funcțiile *Convert* în care tipul *bit* este înlocuit cu tipul *std_logic*.
7. Completați arhitectura *Driver* astfel încât să testați și funcțiile *Convert_slogic*.