

## LUCRARE LABORATOR NR. 6

### INTRODUCERE IN UTILIZAREA LIMBAJULUI VHDL

### COMPILAREA SI SIMULAREA UNUI DESIGN

#### 1. Scopul lucrării

Lucrarea de laborator are ca scop familiarizarea cu utilizarea sistemului VHDL și cu programul *ModelSim* (noțiuni generale, bibliotecă, editarea, compilarea și simularea unui proiect, vizualizarea și examinarea formelor de undă, noțiuni de limbaj).

#### 2. Particularități ale VHDL (*VHSIC Hardware Description Language*)

Limbajele care descriu sistemele electronice digitale poartă denumirea de limbaje de descriere hardware (*hardware description language*). În prezent cele mai cunoscute și utilizate limbaje de descriere hardware sunt VHDL și Verilog, acestea fiind și standarde IEEE (*Institute of Electrical and Electronics Engineers*).

VHDL este un limbaj de programare de nivel înalt orientat obiect care permite descrierea și modelarea circuitelor electronice digitale și nu numai.

Una din deosebiri fundamentale între VHDL ca limbaj de descriere a *hardware-ului* și limbajele de programare clasice (Pascal, C, C++) constă în semnificația codului scris.

Astfel, în timp ce codul într-un limbaj de programare gen C definește un program și este alcătuit în întregime din instrucțiuni care se execută secvențial (în ordinea în care sunt scrise), codul VHDL are caracter concurent și reprezintă descrierea (comportamentală, structurală, mixtă) a unui sistem sau dispozitiv fizic. Din acest motiv, în VHDL se recomandă să existe o apreciere cantitativă și calitativă a codului scris pentru a obține o modelare corectă a sistemului propus.

În VHDL, pentru a modela sau simula un circuit digital utilizatorul creează **unități de proiect** (*design units*). Limbajul VHDL pune la dispoziție cinci tipuri de unități de proiect:

- o Declarația de entitate (*entity*)
- o Arhitectura unei entități (*architecture*)
- o Declarația de configurație (*configuration*)
- o Declarația de pachet (*package*)
- o Corpul pachetului (*package body*)

Codul VHDL al unităților de proiect definite de utilizator se scrie în cadrul unor fișiere sursă având extensia \*.vhd. În cadrul unui fișier sursă .vhd pot exista mai multe unități de proiect. Totuși este recomandat ca fiecare fișier sursă să conțină doar câte o pereche entitate-arhitectură, o configurație sau un package împreună cu corpul package-ului, dacă e cazul.

Structura de date utilizată de un sistem VHDL este diferită de cea folosită de un sistem de operare și este orientată spre conceptul de bază de date. Astfel, pe lângă noțiunea de director, apare și noțiunea de bibliotecă.

Bibliotecile conțin rezultatul compilării fișierelor sursă. Aceste rezultate din bibliotecă sunt folosite de simulatorul VHDL pentru simularea unei entități sau a unei configurații.

La laborator, pentru editarea și compilarea fișierelor sursă, precum și pentru simularea proiectelor și vizualizarea rezultatelor va fi folosit programul *ModelSim* al firmei Mentor Graphics ([www.model.com](http://www.model.com)). Pentru sistemul de operare Windows programul *ModelSim* este furnizat de producător sub 3 variante: *ModelSim SE*, *ModelSim PE* și *ModelSim PE Student*

*Edition*. Primele două variante sunt destinate utilizatorilor din industrie. Varianta *ModelSim PE Student Edition* are licența gratuită și este destinată utilizării în mediul academic.

Simulatorul *ModelSim* suportă atât standardul VHDL-IEEE 1076 actualizat în 1993, precum și standardul Verilog-IEEE 1364-1995, putând fi astfel folosit pentru lucrul cu ambele limbaje de descriere hardware. Ultimele versiuni ale *ModelSim* (ver. 6.2) suportă, de asemenea, limbajele *SystemVerilog* și *SystemC*. *SystemVerilog* este o extensie a limbajului *Verilog* standard în timp ce *SystemC* (devenit standard IEEE în 2005) este un limbaj de descriere care, pe baza unui set de biblioteci de rutine și macroui în limbajul C++, permite dezvoltarea de modele la nivel de sistem descrise în C++ .

Pentru o bună desfășurare a aplicațiilor în VHDL în cadrul laboratorului se vor respecta cu strictețe regulile expuse mai jos!

Programul *ModelSim* este instalat în directorul C:\Modeltech\. Acest director, care conține atât programul *ModelSim* cât și sistemul VHDL împreună cu setul său de biblioteci nu trebuie modificat sub nici un motiv. Setul de biblioteci VHDL conține, printre altele, declarații ale tipurilor de date predefinite, ale operatorilor și subrutinelor precum și declarații ale tipurilor de date standardizate IEEE. Fișierele sursă .vhd corespunzătoare declarațiilor menționate mai sus **pot fi doar citite** pentru a facilita înțelegerea și utilizarea corectă a tipurilor de date precum și a funcțiilor și procedurilor existente. Toate aceste fișiere sursă .vhd sunt dispuse în diverse subdirectoare în directorul vhd1\_src

C:\Modeltech\vhd1\_src\

De exemplu, fișierul standard.vhd care conține package-ul cu numele standard în care sunt declarate tipurile de date predefinite ale limbajului VHDL (bit, bit\_vector, boolean, integer, time, etc) se află în directorul:

C:\Modeltech\vhd1\_src\std\

De asemenea, fișierul sursă stdlogic.vhd care conține package-ul std\_logic\_1164 standardizat IEEE se află în directorul:

C:\Modeltech\vhd1\_src\ieee\

Fiecare student va crea, edita sau compila fișiere sursă .vhd **numai** în directorul de lucru. **Directorul de lucru** al fiecărui student are calea și numele de forma:

D:\PAC2\G54ggs\VHDLgs\

unde g – cifra care definește grupa, s – semigrupa (A sau B)

De exemplu, studenții din grupa 5403A vor utiliza următorul director de lucru:

D:\PAC2\G5403A\VHDL3A\

### 3. Despre biblioteci (*libraries*) în VHDL

În VHDL există două tipuri de biblioteci: biblioteci de lucru (*working libraries*) și biblioteci de resurse (*resource libraries*). Biblioteca de lucru este biblioteca în care sînt plasate unitățile de proiect după compilare. O bibliotecă de resurse conține unități de proiect care pot fi instanțiate în designul care se compilează. La un moment dat poate exista doar o singură bibliotecă de lucru (implicit se consideră biblioteca **work**), în schimb, pot exista mai multe biblioteci de resurse (chiar și biblioteca de lucru **work**) în timpul compilării unui design.

Biblioteca **work** în VHDL prezintă proprietăți speciale: este predefinită în interiorul compilatorului și nu trebuie declarată explicit. De asemenea, este biblioteca utilizată de simulator în mod implicit pentru destinația unităților de proiect compilate. Implementarea bibliotecilor nu este definită în limbajul VHDL. În interiorul *ModelSim* bibliotecile sînt implementate ca directoare și pot avea orice nume permis de sistemul de operare.

## 4. Etapele simulării cu *ModelSim*

Simularea cu ModelSim a unui proiect descris în VHDL presupune parcurgerea următoarelor etape:

- pornirea programului *Modelsim* și selectarea directorului de lucru;
- crearea bibliotecii *work* în directorul de lucru selectat și maparea ei cu biblioteca fizică ;
- crearea și editarea fișierelor sursă în cod VHDL;
- compilarea fișierelor sursă;
- simularea propriu-zisă;
- vizualizarea rezultatelor.


Pentru a atinge scopul declarat al lucrării, în continuare se va descrie și se va simula cu *ModelSim* un sumator complet de 1 bit prevăzut cu intrare și ieșire de împrumut și transport.

### 4.1. Pornirea programului *ModelSim* și selectarea directorului de lucru

În sistemul de operare Windows 2000/XP porniți programul ModelSim acționând dublu-click pe icon-ul de pe desktop  sau

*Start > Programs > ModeSim ... > ModeSim*

Apare fereastra principală a programului care arată similar cu cea din Figura 1:



**Figura 1** – Fereastra principală a programului *ModelSim*

În fereastra principală a programului *ModelSim* se disting două zone:

– zona din stânga numită *Workspace* care conține structura de biblioteci a mediului VHDL. Se pot observa printre altele bibliotecile *std* și *ieee*. Pentru a vedea conținutul unei biblioteci se selectează semnul + din dreptul acesteia.

– zona din dreapta este cea în care se introduc la linia de comandă (prompter) ModelSim> comenzile ce se doresc a fi executate.

*Observație:* Majoritatea comenzilor pot fi selectate din meniul ferestrelor programului *ModelSim*. În acest caz la prompter apare în mod automat comanda selectată împreună cu attributele sau parametrii corespunzători.

#### *Selectarea directorului de lucru*

În prealabil trebuie să ne asigurăm că directorul de lucru există. Dacă nu există atunci acesta trebuie creat folosind, de exemplu, o fereastră Windows Explorer. Așa cum s-a

menționat anterior, directorul de lucru este unic pentru fiecare semigrupă, de exemplu,


D:\PAC2\G5403A\VHDL3A\

Din fereastra principală a *ModelSim* selectați directorul de lucru astfel:

*Meniu fereastra principală:* **File > Change Directory ...**

## 4.2. Crearea bibliotecii *work*

Înainte de a putea compila un fișier sursă VHDL, în directorul de lucru selectat trebuie creată biblioteca de lucru (denumită **work**) unde compilatorul va depune rezultatul compilării. Totodată, pe lângă crearea bibliotecii fizice **work** (care va apare ca subdirector în directorul de lucru) trebuie realizată și operația de mapare a acesteia prin care i se asociază un nume logic. În principiu, numele logic este identic cu numele bibliotecii fizice.



**Figura 2 – Crearea bibliotecii work**

Crearea bibliotecii **work** și maparea (asocierea) acesteia cu un nume logic se face astfel:

*La linia de comandă:* `vlib work`  
`vmap work work`

sau, cu mouse-ul poziționat în zona *Workspace*, se execută

**click-dreapta > New > Library**

ca în figura 2a. În caseta de dialog *Create a New Library* care apare (figura 2b) se selectează “a new library and a logical mapping to it”. Asigurați-vă că în câmpurile *Library Name* și *Library Physical Name* este scris **work**, apoi selectați OK. Această acțiune va determina crearea unui subdirector numit **work** în directorul de lucru. Acest subdirector reprezintă biblioteca **work** și conține inițial un fișier particular denumit **\_info**. Totodată, ca urmare a comenzii *vmap* în directorul de lucru se va copia și se va modifica fișierul *modelsim.ini* de inițializare a sistemului VHDL. Remarcați în zona *Workspace* că în lista de biblioteci a apărut și biblioteca **work**.

*Observație:* Nu creați subdirectorul **work** și fișierul **\_info** cu comenzi Windows. Utilizați întotdeauna comanda *vlib* sau varianta cu mouse descrisă mai sus. Nu ștergeți și nu modificați cu comenzi Windows fișierele cu rezultatul compilării din cadrul bibliotecii **work**. De asemenea, nu ștergeți fișierul *modelsim.ini*.

În general, comenzile pentru lucrul cu biblioteci sînt următoarele :

- vlib** -crează o bibliotecă;
- vdel** -șterge o unitate de proiect din biblioteca specificată;
- vdir** -listează selectiv conținutul unei biblioteci;
- vmap** -definește maparea (asocierea) dintre numele logic al unei biblioteci și numele fizic (director) al acesteia, modificând astfel fișierul *modelsim.ini*.

Odată finalizat procesul de creare a bibliotecii **work** se poate trece la editarea fișierului sursă VHDL și compilarea acestuia.

### 4.3. Editarea fișierului sursă în cod VHDL

Editarea fișierului în cod VHDL se poate face cu orice editor simplu de text (Notepad sau Wordpad). Totuși, este recomandat să se utilizeze editorul de text propriu al *ModelSim* pentru a beneficia de facilitățile oferite de acesta, de exemplu recunoașterea cuvintelor rezervate din VHDL sau numerotarea liniilor de cod.

Pentru a deschide editorul de text al *ModelSim* (fereastra *source*) în scopul editării unui fișier sursă nou, din fereastra principală se execută:

*Meniu fereastra principală:* **File > New > Source > VHDL**

*Observații:*

1. Deschiderea editorului de text al ModelSim în scopul vizualizării unui fișier sursă existent se poate face cu comanda

*Linia de comandă:* **view source**

sau

*Meniu fereastra principală:* **View > Source**

2. Deschiderea pentru editare a unui fișier sursă nou poate fi realizată și din meniul ferestrei *source* astfel:

*Meniu fereastra source:* **File > New > VHDL**

În editorul de text al *ModelSim* se va edita codul VHDL, prezentat mai jos, corespunzător sumatorului complet pe un bit, a cărui structură internă este prezentată în figura 3. Fișierul sursă care conține declarația pentru entitatea *FullAdder* și arhitectura *Ecuatii* va fi salvat sub numele **FullAdder.vhd**. În VHDL codul este “case insensitive” astfel că nu există nici o deosebire între literele mari și mici.




Figura 3 – Structura internă a sumatorului complet pe un bit

Codul VHDL pentru modelarea sumatorului complet pe un bit este următorul:


(fișier **FullAdder.vhd**)

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  entity FullAdder is
4  port ( X,Y : in Bit;
5        Cin:  in Bit;
6        Cout: out Bit;
7        Sum:  out Bit);
8  end FullAdder ;

12 architecture Ecuatii of FullAdder is
13 begin
14     Sum<= X xor Y xor Cin;
15     Cout<= (X and Y) or (X and Cin) or (Y and Cin);
16 end;
```

O reprezentare grafică a modelului descris de entitatea "FullAdder" și de arhitectura "Ecuatii" este prezentată în figura 4.



**Figura 4** – Reprezentarea grafică a modelului sumatorului complet pe un bit

#### **Explicații privind codul VHDL al sumatorului complet pe un bit:**

În VHDL orice componentă *hardware* (poate fi o simplă poartă logică sau microprocesor) este alcătuită din două părți: declarația de entitate (*entity interface*), care definește interfața modelului cu exteriorul și corpul arhitecturii (*architecture body*) care definește implementarea, descrierea comportamentului sau a structurii modelului.

Declarația de entitate, cuprinsă între liniile 3 și 8, începe cu cuvântul cheie *entity* urmat de numele entității "FullAdder". Entitatea poate fi văzută ca o cutie neagră deoarece definește doar porturile prin care aceasta se interconectează cu celelalte componente din sistem.

Pentru un port se specifică *modul*, adică sensul de curgere a informației și tipul de date ce poate fi manipulat de portul respectiv.

Declarația de entitate se încheie cu cuvântul rezervat *end* urmat de numele entității. Cuvintele cheie în VHDL sunt elemente structurale ale acestuia și nu pot fi folosite în alte scopuri.

Între cuvintele rezervate *is* și *end* se află lista de porturi a entității, care conține semnalele de interfață cu care modelul poate comunica cu mediul exterior. Lista este alcătuită din declarații de semnale de interfață separate de punct și virgulă.

Fiecare declarație de semnal de interfață declară unul sau mai multe porturi de interfață.

Sînt precizate **numele** semnalelor ("X", "Y", "Cout"), apoi *modul*, aici de intrare ("in") sau ieșire ("out") și în final un *tip*. Tipul "bit" este predifinit în VHDL și conține valorile "0" sau "1".

*Modul* indică direcția schimbului de date cu exteriorul. Astfel, semnalele "X", "Y", "Cin" pot fi citite (se vor regăsi în partea dreaptă a instrucțiunii de atribuire pentru semnale),

dar nu pot fi modificate în interiorul arhitecturilor entităţii. La citire ele trec informaţia în interiorul modelului.

Semnalele “Sum” şi “Cout” pot fi modificate în interiorul arhitecturii entităţii. La scriere ele trec informaţia în exteriorul modelului.

Arhitectura asociată entităţii FullAdder este descrisă de liniile 12–16 şi conţine două specificaţii de atribuire de semnale (liniile 14 şi 15) care definesc valoarea semnalelor “Sum” şi “Cout” în funcţie de semnalele de intrare. Valoarea semnalului “Sum” este dată de operatorul SAU-EXCLUSIV aplicat celor trei semnale de intrare, obţinînd astfel funcţia impară a semnalelor de intrare.

Această modalitate de obţinere a semnalelor este denumită descriere sub formă de ecuaţii a semnalelor deoarece ieşirile modelului sînt definite ca ecuaţii ale semnalelor de intrare.

O caracteristică fundamentală a arhitecturii este dată de executarea specificaţiilor din corpul său în paralel (corpul arhitecturii e mediu concurenţial). Astfel, ordinea specificaţiilor nu influenţează comportamentul modelului.

#### 4.4 Compilarea fişierului sursă


Pentru a compila un fişier sursă, în fereastra principală a *ModelSim* se selectează

*Meniu fereastra principală:* **Compile > Compile...**

sau se apasă pe icon-ul  situat sub bara de meniuri şi apoi, din caseta de dialog care apare (figura 5), se selectează fişierul dorit. În cazul de faţă selectaţi fişierul **FullAdder.vhd**. După selectarea fişierului, pentru startarea procesului de compilare se apasă pe **Compile** apoi **Done**.

De asemenea, compilarea fişierului sursă se poate face cu comanda **vcom** astfel:

*Linia de comandă:* `vcom FullAdder.vhd`



**Figura 5** – Caseta de dialog pentru selectarea unui fişier sursă pentru a fi compilat

După compilare în fereastra principală a *ModelSim* trebuie să urmărim dacă procesul de compilare a avut succes sau nu. Se va acorda o atenţie deosebită mesajelor de eroare care pot apare precum si mesajelor de avertizare (*warning-uri*).

Mesajele de avertizare au rolul de a atenţiona pe proiectant în privinţa neîndeplinirii câtorva condiţii substanţiale de către codul VHDL compilat. De exemplu, unul dintre acestea este cel cu privire la neincluderea în lista de sensibilităţi a unui proces a unui semnal care este citit în interiorul său. Remedierea avertismentului nu se face în mod automat prin includerea semnalului respectiv în listă deoarece este posibil ca acel proces să nu necesite să fie senzitiv la toate semnalele care sunt citite în interiorul său .

Mesajele de confirmare a compilării fișierului FullAdder.vhd în biblioteca **work** sint:

```
vcom -work work E:/PAC2/G5401A/VHDL1A/Fulladder.vhd
```

```
... ..
```

```
# -- Loading package standard
# -- Loading package std_logic_1164
# -- Compiling entity fulladder
# -- Compiling architecture ecuatii of fulladder
```

Dacă la compilare nu apar erori și au fost rezolvate problemele legate de mesaje de avertisment se poate trece la simulare.

#### 4.5 Simularea unui design VHDL

Pentru a efectua simularea sumatorului pe un bit, la această etapă se parcurg 4 pași:

- încărcarea în simulator a perechii entitate-arhitectură a sumatorului;
- generarea formelor de undă pentru porturile de intrare ale sumatorului;
- selectarea semnalelor a căror formă de undă se doresc a fi vizualizate în urma simulării;
- lansarea în execuție a simulării.


La primul pas în vederea simulării, în fereastra principală a *ModelSim* se încarcă în simulator perechea entitate-arhitectură din biblioteca **work** fie cu comanda **vsim** de la linia de comandă, fie din meniul ferestrei principale, astfel:

*La linia de comandă:* `vsim work.fulladder(ecuatii)`

sau

*Meniu fereastra principală:* **Simulate > Simulate ...**

după care, din caseta de dialog (figura 6) se apasă pe semnul + din dreptul bibliotecii **work**, apoi pe semnul + din dreptul entității *fulladder*, în continuare se selectează arhitectura *ecuatii* și, în final, se apasă OK.



**Figura 6** – Caseta de dialog pentru selectarea unui design în vederea simulării

După efectuarea acestui prim pas urmărim din nou fereastra principală unde putem vedea mesajele de confirmare a încărcării în simulator a designului din biblioteca **work**:

```
ModelSim> vsim work.fulladder(ecuatii)
# vsim work.fulladder(ecuatii)
# Loading C:\Modeltech\win32\../std.standard
# Loading C:\Modeltech\win32\../ieee.std_logic_1164(body)
# Loading work.fulladder(ecuatii)
```

Dacă apar doar mesajele de încărcare atunci înseamnă că designul poate fi simulat.

Dar, atenție, acest lucru nu înseamnă automat că am descris corect dispozitivul propus, ci doar că nu avem erori de limbaj VHDL! Pot exista la acest nivel doar greșeli de concepție care ne aparțin în totalitate! De exemplu, expresiile care se atribuie porturilor SUM și COUT pot fi greșite.

În general, în etapa de încărcare a proiectului în simulator se realizează așa-numitul proces de elaborare a proiectului prin care, de exemplu, componentelor instanțiate în proiect li se asociază perechile entitate-arhitectură specificate. Dacă perechea entitate-arhitectură corespunzătoare nu este găsită în bibliotecă (de exemplu, nu a fost compilată încă), atunci la încărcarea proiectului în simulator se va afișa un mesaj de eroare.

### *Generarea formelor de undă pentru porturile de intrare ale sumatorului*

Generarea formelor de undă pentru intrările X, Y și CIN ale sumatorului se realizează cu ajutorul comenzii **force**. Vom genera aceste forme de undă astfel încât să parcurgem toate combinațiile posibile de valori pentru cele 3 intrări pentru a putea urmări rezultatele în concordanță cu tabelul de adevăr, prezentat mai jos. Primele trei coloane din tabelul de adevăr reprezintă intrările în sumator: cele două intrări de sumat X, respectiv Y și intrarea de transport Cin. Următoarele două coloane prezintă ieșirile: Sum – rezultatul sumării pe un bit a lui X cu Y și Cout – transportul rezultat din adunare.

**Tabelul 1.** Tabelul de adevăr al sumatorului pe 1 bit

| X | Y | Cin | Sum | Cout |
|---|---|-----|-----|------|
| 0 | 0 | 0   | 0   | 0    |
| 1 | 0 | 0   | 1   | 0    |
| 0 | 1 | 0   | 1   | 0    |
| 1 | 1 | 0   | 0   | 1    |
| 0 | 0 | 1   | 1   | 0    |
| 1 | 0 | 1   | 0   | 1    |
| 0 | 1 | 1   | 0   | 1    |
| 1 | 1 | 1   | 1   | 1    |

Sintaxa comenzii **force** este următoarea:

**force** *semnal val\_initala, val1 timp1 val2 timp2... valn timpn* [-repeat *interval*]

unde fiecare pereche *valk timpk* semnifică valoarea pe care o va lua semnalul respectiv la momentul de timp *timpk*. Opțiunea [-repeat *interval*] determină ca secvența de tranziții specificate să se repete la intervale de timp egale cu *interval*.

În linia de comandă din fereastra principală introduceți, pe rând, următoarele comenzi **force**:

```
force X    0, 1 10 ns, 0 20 ns -repeat 20 ns
force Y    0, 1 20 ns, 0 40 ns -repeat 40 ns
force CIN  0, 1 40 ns, 0 80 ns -repeat 80 ns
```

În acest fel, la intrarea X se va aplica un semnal cu factor de umplere 50% și perioada de 20ns, la intrarea Y semnalul va avea perioada de 40ns iar la CIN va avea perioada de 80ns.

*Observație:* Remarcați că în comanda **force** unitatea de măsură a timpului (ns) se scrie separat de valoare numerică. Acest aspect este valabil și în codul VHDL.

### *Selectarea semnalelor pentru vizualizare*

Înainte de a lansa în execuție simularea circuitului trebuie selectate semnalele care se

doresc a fi vizualizate. Vizualizarea formelor de undă rezultate în urma simulării a semnalelor selectate se va face în fereastra *Wave*. Selectarea semnalelor se realizează în felul următor:

- se deschid ferestrele *Signals* și *Wave* prin introducerea următoarelor comenzi în fereastra principală:


*La linia de comandă:* view signal wave

sau

*Meniu fereastra principală:* **View > Signals, View > Wave**

- Din fereastra *Signals* se selectează semnalele ce se doresc a fi afișate în fereastra *Wave* după care din meniu (ca în figura 7) se selectează:

*Meniu fereastra Signals:* **Add > Wave > Signals in Region** (sau **Selected Signals**)



**Figura 7** – Selectarea semnalelor din fereastra *Signals* pentru a fi adăugate în fereastra *Wave*.

*Observație:* Semnalele din fereastra *Signals* pot fi aduse în fereastra *Wave* și folosind facilitățile “drag and drop”. Astfel, în fereastra *Signals* cu control-click se selectează semnalele dorite după care, ținând apăsat, se trage cursorul în partea stângă a ferestrei **Wave**.

#### *Lansarea în execuție a simulării*

Pentru a lansa în execuție simularea, de exemplu pe durata a 100ns, din fereastra principală a ModelSim se execută:

*La linia de comandă:* run 100 ns

sau

*Meniu fereastra principală:* **Simulate > Run > Run 100 ns**

sau se apasă click pe icon-ul . Acest icon poate fi acționat și din alte ferestre (*Source*, *Wave*).

#### **4.6 Vizualizarea rezultatelor**

În urma simulării formele de undă rezultate pentru semnalele selectate se pot vizualiza în fereastra *Wave*, așa cum se observă în figura 8:




Figura 8. Fereastra Wave cu rezultatele simulării

În fereastra Wave, cu ajutorul icon-urilor următoare  se pot adăuga sau șterge cursoare, respectiv se pot muta cursoarele la momentele tranzițiilor semnalelor.

#### Încheierea simulării

În final, pentru a ieși din mediul de simulare al ModelSim, din fereastra principală se execută:

Meniu fereastra principală: **Simulate > End simulation**

### 5 Sarcini de îndeplinit la laborator:

1. Citiți cu atenție referatul și parcurgeți etapele de la punctul 4 pentru simularea sumatorului pe un bit.
2. Urmăriți formele de undă obținute în fereastra **Wave** și comentați semnificația lor. Coincid rezultatele cu cele din tabelul de adevăr?
6. Inversați ordinea celor două atribuiri de semnale în arhitectura "Ecuatii" a sumatorului. Ce observați? Se modifică sau nu funcționalitatea sumatorului?
7. Scrieți tabelul de adevăr și codul VHDL pentru declarația de entitate și arhitectura cu ecuații (modelare data-flow) a circuitului din figura 9. Ce funcție logică îndeplinește el? Compilați și simulați circuitul cu ModelSim procedând similar ca la sumatorul pe un bit.




Figura 9.