

LUCRARE LABORATOR NR. 7

SIMULAREA ȘI VERIFICAREA MODELELOR VHDL ÎNTR-UN TESTBENCH.

1. Scopul lucrării

Înșușirea principiilor de simulare și verificare a unui model VHDL cu ajutorul entităților de test (testbench-uri). Tehnici de implementare a unui testbench.

2. Rolul și structura unui testbench

După descrierea (modelarea) unui proiect în VHDL, acesta trebuie verificat pentru a constata dacă are comportarea în concordanță cu specificațiile dorite pentru acel proiect.

Cea mai simplă metodă de verificare a unui model descris în VHDL constă în efectuarea unei simulări în cadrul căreia se aplică semnale adecvate la intrările modelului iar constatarea valabilității acestuia se face prin vizualizarea și inspecția semnalelor de la ieșire.

O astfel de metodă a fost prezentată și utilizată în lucrarea de laborator anterioară în care, pentru simularea și verificarea modelelor VHDL ale circuitelor, semnalele de la intrări s-au specificat și generat din linia de comandă cu ajutorul comenzii *force*. Această metodă de simulare poate fi utilizată pentru verificarea modelelor unor circuite simple dar este inefficientă în cazul verificării modelelor circuitelor complexe, din două motive:

- pe de o parte comanda *force* permite generarea doar a unor forme de undă simple pentru semnalele de la intrări prin specificarea tranzițiilor acestora prin perechi *valoare-timp*. Comanda *force* nu permite, de exemplu, corelarea tranzițiilor unui semnal în funcție de cele ale altui semnal.

- pe de altă parte, în cazul circuitelor complexe având multe de intrări și ieșiri, simularea trebuie efectuată pentru un număr mare de combinații de valori la intrări sau pentru multe perioade ale semnalelor de clock. În aceste condiții este extrem de dificil de efectuat inspecția vizuală a tuturor combinațiilor de valori (stări) ale semnalelor de la intrări și ieșiri pentru a aprecia dacă modelul se comportă în concordanță cu specificațiile dorite.

O altă metodă de simulare și verificare a unui model VHDL, mult mai răspândită în practică, este cea a includerii modelului VHDL în cadrul unui *model de test* descris tot în VHDL. *Modelul de test (testbench)* este, în fapt, o entitate fără porturi care conține în arhitectura sa, pe de o parte, instanțierea modelului supus testării și, pe de altă parte, instrucțiuni, procese sau componente care generează valori pentru semnalele conectate la intrările modelului supus testării și, eventual, pot monitoriza valorile semnalelor de la ieșirile acestuia.

Testbench-ul VHDL are următoarele **avantaje**:

- poate fi implementat sub diverse forme prin care pot fi testate atât modele simple cât și modele ale circuitelor complexe;
- nu depinde de tipul simulatorului utilizat;
- permite simularea și testarea rapidă a modelelor VHDL.

Pe de altă parte un testbench are **dezavantajul** că poate conține erori logice în aceeași măsură ca și proiectul testat. De exemplu, proiectantul crede că testul este corect când, de fapt, e posibil să fi fost conceput greșit și, astfel, se ajunge ca un model VHDL bun să fie declarat în mod eronat ca având erori! De aceea, la construcția unui testbench trebuie acordată o atenție deosebită, în special în cazul celor complexe.

Din punct de vedere structural un testbench conține două blocuri (Figura 1):

- un prim bloc îl reprezintă *modelul VHDL supus testării* ale cărui terminale (intrările și ieșirile) sunt conectate la semnalele interne din testbench;
- al doilea bloc *generează valori* pentru semnalele conectate la intrările modelului testat și constă, de exemplu, din instrucțiuni concurente de atribuire pentru semnale sau procese de generare de forme de undă. Acest bloc poate conține, de asemenea, o serie de instrucțiuni pentru *monitorizarea și testarea* automată a semnalelor de la ieșire.

Exemplu de instrucțiuni concurente pentru generarea de valori la semnalele de la intrarea modelului:

```
in_model <= '1', '0' after 5 ns, '1' after 20 ns, '0' after 30 ns;
clk_in <= not clk_in after 10 ns;
```

Prima instrucțiune de atribuire determină ca semnalul `in_model` să ia valoarea '1' la momentul de timp 0, apoi valori inversate la momentele de timp 5ns, 20ns și, respectiv, 30ns. A doua instrucțiune determină ca semnalul `clk_in` să aibă o formă de undă cu semiperioade egale cu 10ns.

2.1 Clasificarea testbench-urilor

După modul în care sunt verificate semnalele de la ieșirea modelului testat, testbench-urile pot fi împărțite în două categorii:

- testbench **fără monitorizarea automată** a semnalelor de la ieșire (Figura 1). În acest caz, în urma simulării, semnalele de la ieșire sunt verificate manual prin inspecție vizuală. Acest tip de testbench poate fi utilizat în practică pentru testarea nodurilor VHDL ale unor circuite simple.




Figura 1 – Structura unui testbench fără monitorizarea semnalelor de la ieșire




Figura 2 – Structura unui testbench cu monitorizarea semnalelor de la ieșire

– testbench **cu monitorizarea automată** a semnalelor de la ieșire (Figura 2). În acest caz, în timp ce se efectuează simularea sunt verificate valorile semnalelor de la ieșire dacă sunt în concordanță cu specificațiile pe care trebuie să le îndeplinească modelul testat. De exemplu, se compară valorile semnalelor de la ieșire cu cele din tabelul de adevăr al circuitului pentru care s-a descris modelul VHDL.

Pentru verificarea și testarea semnalelor de la ieșirea unui model se utilizează uzual instrucțiunea **assert**. Instrucțiunea **assert** se execută dacă expresia booleană din cadrul său are valoarea false.

Exemplu de utilizare a instrucțiunii assert într-un process dintr-un testbench:

```
process(out_model, in_model)
begin
    assert (out_model = '1' nand in_model = '1')
        report "Semnalele out si in au valoarea 1 in acelasi timp"
        severity Error;
end process;
```

În exemplul de mai sus se presupune că în specificațiile modelului semnalele `in_model` și `out_model` de la intrare și ieșire nu trebuie să se afle simultan în '1'. Dacă în timpul simulării această condiție nu este îndeplinită atunci se va afișa mesajul specificat cu instrucțiunea **report** însoțit de nivelul de severitate (Error).

În cazul **testbench-urilor cu monitorizarea automată** a semnalelor de la ieșire, pe lângă testarea valorilor semnalelor se pot testa și probleme de timing. De exemplu, se poate verifica dacă un semnal este stabil (nu are nici o tranziție) un anumit interval de timp. Un posibil cod VHDL care include o astfel de verificare este următorul:

```
process
begin
    wait for 20 ns;
    if out_model /= '0' or not out_model'stable(5 ns) then
        test_ok<='0';
    end if;
end process;
```

În acest exemplu, instrucțiunea **if** se execută la momentul de timp 20 ns și semnalul `test_ok` va lua valoarea '0' dacă semnalul `out_model` este diferit de '0' sau dacă nu a fost stabil timp de 5 ns (în intervalul 15-20ns).

3. Testarea unui model VHDL într-un testbench fără monitorizarea automată semnalelor de la ieșire

În continuare se prezintă un posibil testbench pentru simularea și verificarea modelului sumatorului complet pe un bit, model definit de entitatea *FullAdder* și arhitectura *ecuatii* în lucrarea de laborator anterioară. Reamintim aici, codul VHDL al modelului sumatorului:

```
entity FullAdder is
port ( X,Y : in Bit;
      Cin:   in Bit;
      Cout:  out Bit;
      Sum:   out Bit);
end FullAdder ;
```

```

architecture Ecuatii of FullAdder is
begin
    Sum<= X xor Y xor Cin;
    Cout<= (X and Y) or (X and Cin) or (Y and Cin);
end;

```

Codul VHDL și o primă arhitectură pentru testbench-ul de simulare și verificare a modelului sumatorului FullAdder este următorul:

(Fișier **Test1_FullAdder.vhd**)

```

1.      entity Test_FullAdder is
2.      end;

3.      architecture Test1 of Test_FullAdder is
4.      component FullAdder
5.      port (X,Y: in Bit; Cin: in Bit;
6.      Cout: out Bit; Sum: out Bit ) ;
7.      end component;
8.      signal SX, SY, SCin, SCout, SSum: Bit;
9.      for all: FullAdder use entity work.fulladder(ecuatii);

10.     begin
11.     UUT: FullAdder port map (SX,SY,SCin,SCout,SSum);

12.     SX <= not SX after 10 ns;
13.     SY <= not SY after 20 ns;
14.     SCin <= not SCin after 40 ns;
15.     end;

```

Declarația de entitate (liniile 1-2) corespund entității de test (nu conține porturi pentru că nu interacționează cu exteriorul).

În arhitectură, în partea declarativă (liniile 4-9) se declară componenta *FullAdder*. Această componentă reprezintă interfața pentru entitatea *FullAdder* și arhitectura *ecuatii*. Pentru a asocia în mod explicit componentei *FullAdder* perechea entitate-arhitectură *Fulladder-ecuatii* din biblioteca **work** se utilizează declarația de configurație din linia 9.

Observație: declarația de configurație din linia 9 poate lipsi deoarece unei componente i se asociază în mod automat perechea entitate-arhitectură dacă entitatea și componenta au același nume, aceleași porturi și aceeași ordine de definire a acestora.

În linia 8 se declară semnalele interne din testbench la care se vor conecta porturile componentei. Pentru semnale se poate utiliza același nume cu al porturilor (X, Z, Cin, etc). Totuși, pentru a evidenția diferența dintre porturile componentei și semnalele din entitatea de test, denumirile semnalelor conțin prefixul S (SX, SY, etc).

După cuvântul cheie **begin** urmează zona de instrucțiuni concurente (liniile 11-14). În această zonă, linia 11 corespunde instrucțiunii de instanțiere în testbench a componentei *FullAdder* ale cărei porturi (X, Y, Cin, Cout și Sum) se conectează la semnalele SX, SY, șamd.

Liniile 12-14 reprezintă instrucțiuni de atribuire pentru semnale prin care se generează forme de undă periodice pentru semnalele SX, SY și Scin de la intrările componentei suspuse testului.

3.1 Aplicație: simularea testbench-ului

1. Editați codul VHDL al testbench-ului de mai sus în fișierul **Test1_FullAdder.vhd**. Fișierul trebuie salvat în directorul de lucru.
2. Compilați fișierul și corectați eventualele erori.

3. Încărcați în simulator entitatea `Test_FullAdder` împreună cu arhitectura `Test1`, folosind comanda `vsim` sau, din meniul ModelSim, **Simulate => Simulate**.
4. Deschideți ferestrele *Signals* și *Wave*
5. Adăugați în fereastra Wave toate semnalele de interes (SX, SY, etc)
6. Efectuați simularea pe durata a 100 ns. Remarcați faptul că în cazul simulării unui testbench pentru verificarea modelului sumatorului nu mai este necesar, în prealabil, să se genereze forme de undă la intrări cu comanda *force*.
7. În fereastra Wave urmăriți vizual formele de undă de la intrări și decideți dacă sunt în concordanță cu specificațiile (tabelul de adevăr al sumatorului)
8. În cadrul fișierului **Test1_FullAdder.vhd** editați o nouă arhitectură denumită *Test2* pentru aceeași entitate de test, *Test_FullAdder*. Această arhitectură este identică cu arhitectura *Test1* cu excepția faptului că liniile 12-14 sunt înlocuite cu instrucțiuni **process** pentru a genera aceleași forme de undă pentru semnalele de la intrări. Forma arhitecturii *Test2* este următoarea:

```
architecture Test2 of Test_FullAdder is
    ...

begin
    ...
    Stim_X: process
        begin
            SX <= '0'; wait for 10 ns;
            SX <= '1'; wait for 10 ns;
        end process;
    Stim_Y: process
        begin
            SY <= '0', '1' after 20 ns;
            wait for 40 ns;
        end process;

    Stim_Cin: process
        begin
            ...
        end process;

end;
```

Completați instrucțiunile din procesul cu eticheta `Stim_Cin`, similar cu unul din procesele precedente, pentru a genera forma de undă pentru semnalul SCin. Remarcați diferența dintre procesele `Stim_X` și `Stim_Y`.

9. Recompilați fișierul **Test1_FullAdder.vhd** și simulați entitatea de test împreună cu arhitectura *Test2*. Vizualizați formele de undă ale semnalelor și remarcați dacă acestea sunt identice cu cele rezultate în urma simulării cu arhitectura *Test1*.
10. Dacă toate porturile sumatorului și semnalele din testbench ar fi declarate de tip *std_logic* cu 9 stări, ce diferențe ar apare între formele de undă generate pentru cele două arhitecturi *Test1* și *Test2*. Se va ține la formularea răspunsului că prima stare a tipului *std_logic* este 'U' – neinițializat. Cum poate fi corectată deficiența?

4. Testarea unui model VHDL într-un testbench cu monitorizarea automată semnalelor de la ieșire

La acest punct se va considera din nou testarea sumatorului pe un bit (FullAdder), dar de această dată circuitul de test (testbench-ul) va fi construit astfel încât să monitorizeze și să verifice automat în timpul procesului de simulare dacă valorile rezultate la ieșire sunt în concordanță cu tabelul de adevăr al sumatorului. Codul VHDL al circuitului de test este descris mai jos în fișierul **Test2_Fulladder.vhd**:

```

19 library IEEE;
20 use IEEE.std_logic_1164.all;

21 entity Test_FullAdder is end;

25 architecture Driver of Test_FullAdder is
26     component FullAdder
27     port (X,Y: in Bit;
28           Cin: in Bit;
29           Cout: out Bit;
30           Sum: out Bit ) ;
31 end component;
32 signal X,Y,Cin,Cout,Sum:Bit;

36 begin
37 UUT: FullAdder port map (X,Y,Cin,Cout,Sum);

41 Stimulus: process
42     type Entry is record
43         X,Y,Cin : Bit;
44         Cout,Sum: Bit;
45     end record;
46     type Table is array ( 0 to 7) of Entry;
47     constant TruthTable: Table :=
48     (
49         -----X-----Y---Cin---Cout---Sum
50         ('0', '0', '0', '0', '0'),
51         ('0', '0', '1', '0', '1'),
52         ('0', '1', '0', '0', '1'),
53         ('0', '1', '1', '1', '0'),
54         ('1', '0', '0', '0', '1'),
55         ('1', '0', '1', '1', '0'),
56         ('1', '1', '0', '1', '0'),
57         ('1', '1', '1', '1', '1')
58     );
59     begin
60     for i in TruthTable'range loop
61         X <= TruthTable(i).X;
62         Y <= TruthTable(i).Y;
63         Cin <= TruthTable(i).Cin;
64         wait for 1 ns;
65         assert
66             Cout = TruthTable(i).Cout and
67             Sum = TruthTable(i).Sum;
68     end loop;
69     wait;
70 end process ;
71 end;
```

În acest caz corpul arhitecturii circuitului de test (liniile 25-71) corespunde cu cel din Figura 2 și este alcătuit din unitatea supusă testului (linia 38) și blocul de generare forme de undă și testare automată (liniile 41-69). Unitatea supusă testului constă în instanțierea componentei *FullAdder*.

Astfel, componenta *FullAdder*, a cărei interfață corespunde cu cea a modelului, este instanțiată în cadrul testbench-ului și are porturile conectate prin semnale la blocul de generare și testare forme de undă.. Componenta este declarată la liniile 27-32, semnalele interne prin care instanța este conectată sînt declarate la linia 34. Sintaxa **port map** conectează porturile componentei la semnalele interne. În acest testbench semnalele interne au fost denumite identic cu porturile componentei.

Blocul de generare și testare automată a semnalelor de ieșire este modelat cu ajutorul construcției *process*. Procesul conține declarația unui tablou (liniile 47-57) care descrie stimulii (semnalele de test aplicabile la intrări) și semnalele răspuns. Tipul tabloului (*Table*) este declarat la linia 46 ca un tablou cu elemente ale tipului record *Entry*, elementele tipului *Entry* fiind descrise ca tip bit (liniile 43-45)

Blocul de generare și testare forme de undă aplică stimulii și verifică semnalele răspuns în secțiunea cu instrucțiuni secvențiale a procesului (59-68). Instrucțiunile secvențiale ale procesului sînt executate una după alta, în ordinea apariției lor. Bucla *for* (liniile 59-67) aplică succesiv fiecare linie a tabelului semnalelor de intrare și verifică semnalele de ieșire.

Instrucțiunile de atribuire de semnale (liniile 60-62) aplică intrarea curentă semnalului intern corespunzător, care la rîndul său este conectat la intrarea corespunzătoare unității supusă testării.

Specificația *wait* (linia 63) suspendă o nanosecundă din timpul simulat, dînd astfel timp sumatorului pentru calculul valorilor semnalelor de ieșire.

Specificația *assert* verifică îndeplinirea condiției (expresia booleana) ce urmează cuvîntului rezervat *assert*, în acest caz semnalele de ieșire curente sînt comparate cu răspunsurile așteptate.

După epuizarea domeniului tabloului, bucla *for* își incheie execuția iar instrucțiunea *wait* (linia 68) determină suspendarea execuției procesului. Deoarece *wait* nu conține nici o clauză de timp procesul este suspendat definitiv.

Datorită faptului că testbench-ul prezentat mai sus efectuează testarea automată a valorilor de la ieșire, în urma simulării nu mai este necesară vizualizarea formelor de undă pentru a decide dacă modelul suspus testului este corect. Este suficient să se urmărească în fereastra principală a *ModelSim* dacă sunt afișate eventuale mesaje de eroare.

4.1 Aplicație: simularea testbench-ului cu testare automată a semnalelor de la ieșire

Efectuați următoarele:

1. Copiați fișierul *Test_FullAdder.vhd* în directorul de lucru.
2. Compilați fișierul, încărcați în simulator entitatea *FullAdder* împreună cu arhitectura driver și efectuați simularea.
3. Urmăriți în fereastra principală *ModelSim* dacă sunt afișate eventuale mesaje de eroare. Întrucît în arhitectura testbenchului instrucțiunea **assert** nu este însoțită de instrucțiunea **report**, eventualele mesaje de eroare sunt afișate sub forma: *Assert violation* însoțit de momentul de timp la care condiția nu a fost îndeplinită.
4. Efectuați cu bună știință o modificare a unei valori pentru Sum sau Cout din tabelul de adevăr definit în testbench astfel încât, în cursul simulării, să rezulte eroare.
5. Recompilați fișierul, repetați simularea testbench-ului și observați modul de afișare a erorii în fereastra principală.

6. Pentru circuitul combinațional din Figura 3, care este un multiplexor pentru semnalele b și c , iar a este intrare de selecție, descrieți modelul acestuia în VHDL.
7. Definiți tabelul de adevăr al multiplexorului
8. Pentru verificarea modelului multiplexorului implementați în VHDL un circuit de testare cu verificarea automată a semnalului de la ieșire.




Figura 3. Multiplexor