

Lucrare de laborator nr. 9

Modelarea structurală ordonată și modelarea comportamentală în VHDL

1. Scopul lucrării

Însușirea principiilor pentru descrierea circuitelor cu structură ordonată de componente cu ajutorul instrucțiunii *generate*. Însușirea principiilor și tehnicilor privind modelarea comportamentală în VHDL a circuitelor digitale: instrucțiunea *process*, instrucțiuni secvențiale. Sunt exemplificate modelul structural al unui sumator pe 8 biți, respectiv modelul comportamental al unui registru de deplasare configurabil. Pentru fiecare model sunt prezentate arhitecturi de test adecvate pentru simularea și verificarea modelelor respective.

Pentru buna desfășurare a acestei lucrări de laborator este necesară citirea și însușirea noțiunilor din lucrările de laborator anterioare precum și a notelor de curs, în special cele referitoare la instrucțiunea *generate*, instrucțiunea *process* și instrucțiunile secvențiale.

2. Modelarea structurală ordonată. Sumatorul pe 8 biți.

2.1 Instrucțiunea *generate*

În lucrarea de laborator anterioară, la descrierea modelului structural al circuitului latch pe 8 biți, în cadrul arhitecturii acestuia s-au folosit 8 instrucțiuni de instanțiere pentru cele 8 instanțe ale componentei DFF. Această modalitate de descriere nu este, însă, convenabilă în cazul în care s-ar dori implementarea unui circuit asemănător, dar pe mai mulți biți, de exemplu un latch pe 32 de biți. După cum s-a văzut, structura circuitului latch pe 8 biți este o structură ordonată, în care aceeași componentă (DFF) este instanțiată de mai multe ori. Fiecare instanță a componentei DFF corespunde unui index din dimensiunea porturilor, de exemplu instanța cu eticheta Fi , $i = 0 \dots 7$, a componentei DFF este conectată la semnalele Pre, Clr, Clk, $D(i)$, $Q(i)$ și $QBar(i)$.

Limbajul VHDL oferă posibilitatea descrierii compacte a circuitelor având structuri ordonate de componente. Exemple de astfel de circuite: numărătoare, sumatoare, registre de deplasare, memorii, etc. Instrucțiunea prin care se realizează descrierea compactă a structurilor ordonate este instrucțiunea concurrentă *generate*.

Instrucțiunea *generate* are două forme: forma cu *for*, respectiv forma cu *if*. Forma cu *if* se utilizează în cadrul unei instrucțiuni *generate* în forma cu *for*.

Sintaxa instrucțiunii *generate* în forma cu *for* este următoarea:

```
eticheta: for index in domeniu generate  
    instrucțiuni concurente;  
end generate;
```

unde *domeniu* reprezintă domeniul valorilor pentru *index*. Instrucțiunea *generate* determină repetarea instrucțiunilor concurente specificate în cadrul său pentru fiecare din valorile parametrului *index*. O instrucțiune *generate* în forma cu *for* poate conține alte instrucțiuni *generate* în forma cu *if*. Sintaxa instrucțiunii *generate* în forma cu *if* este următoarea:

```
eticheta: if conditie generate  
    instrucțiuni concurente;  
end generate;
```

Chiar dacă în cadrul unei instrucțiuni *generate* pot fi specificate diverse instrucțiuni concurente, uzual, se specifică instrucțiunea concurentă de instanțiere de componente, pentru descrierea structurală ordonată.

2.2 Sumatorul pe 8 biți.

În cele ce urmează se va realiza modelul structural al unui sumator pe 8 biți bazat pe sumatorul complet pe un bit (FullAdder) descris în unul din referatele de laborator anterioare.

Structura sumatorului pe 8 biți este prezentată în figura 1:




Figura 1 – Structura sumatorului pe 8 biți

Deoarece sumatorul pe 8 biți are o structură ordonată de instanțe ale sumatorului complet pe un bit mai jos este prezentată descrierea VHDL a acestuia folosind în cadrul arhitecturii instrucțiunea *generate*.

Declarația de entitate și arhitectura asociată acesteia pentru sumatorul pe 8 biți (pe care îl denumim **Adder8**) sunt următoarele:

(fișier **Adder8.vhd**)

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;

3  entity Adder8 is
4      port ( A,B : in Bit_Vector(7 downto 0);
5            Cin: in Bit;
6            Cout : out Bit;
7            Sum : out Bit_Vector ( 7 downto 0 ));
8  end Adder8;

12 architecture Structure of Adder8 is
14     component FullAdder
15         port ( X,Y,Cin : in Bit;
16               Cout,Sum: out Bit);
17     end component;
19     signal C: Bit_Vector (7 downto 0);

```

```

23  begin
24
25      Stages:
26          for i in 7 downto 0 generate
27              LowBit:
28                  if i = 0 generate
29                      FA0: FullAdder port map
30                          ( A(0), B(0), Cin, C(0), Sum(0) );
31                  end generate;
32              OtherBits:
33                  if i /= 0 generate
34                      FA: FullAdder port map
35                          (A(i), B(i), C(i-1), C(i), Sum (i) );
36                  end generate;
37              end generate;
38          end generate;
39      Cout <= C(7);
40
41  end;

```

Fără utilizarea specificației *generate* ar fi trebuit creată, pentru fiecare bit al sumatorului, o instrucțiune de instanțiere de componentă. Astfel, dimensiunea descrierii sumatorului (măsurată în număr de instrucțiuni) ar fi proporțională cu dimensiunea sa (măsurată în numărul de biți).

Utilizarea instrucțiunii *generate* face ca dimensiunea descrierii să fie independentă de cea a sumatorului. De exemplu, pentru a construi un sumator pe 32 biți se înlocuiește cifra "7" din exemplu cu "31".

În cadrul arhitecturii sumatorului, pentru a se putea utiliza instrucțiunea *generate* este necesar ca toate (sau majoritatea) instanțelor componentei FullAdder să fie conectate la semnale comune. Din acest motiv, toate semnalele interne care interconectează porturile Cin și Cout ale fiecărui sumator pe un bit au fost grupate în cadrul unui singur semnal pe 8 biți numit C, declarat în linia 21.

Deoarece prima instanță (FA0) a componentei Fulladder are portul Cin conectat direct la portul Cin al Adder8, este descrisă separat față de celelalte instanțe. Acesta este motivul pentru care în descrierea de mai sus sunt utilizate ambele forme ale instrucțiunii *generate*, atât forma cu *for* cât și forma cu *if*.

Astfel, în instrucțiunea *for ... generate* precedată de eticheta "Stages" în care parametrul *i* va fi variat în domeniul 0 ... 7, sunt folosite alte două instrucțiuni *generate* în forma cu *if* pentru cazul $i = 0$, respectiv $i \neq 0$. Când $i = 0$ este instanțiată componenta FullAdder cu index 0, în timp ce pentru $i \neq 0$ sunt specificate compact instanțele componentei FullAdder cu indexul de la 1 la 7.

În finalul arhitecturii, deoarece ieșirea de transport a ultimului sumator pe un bit este considerată conectată la semnalul intern C(7), semnalului (portului) Cout i se atribuie semnalul C(7) (linia 42).

Observație: în arhitectura sumatorului pe 8 biți se poate renunța la utilizarea formei cu *if* a instrucțiunii *generate* dacă semnalul C este definit astfel încât să cuprindă și semnalul de la intrarea Cin a instanței cu index 0.

În aceste condiții, liniile 25-40 vor fi înlocuite cu o descriere mai simplă de forma următoare:

```

Stages: for i in ..... generate
    FA: FullAdder port map ( ...)
end generate.

```

2.3 Testarea modelului sumatorului pe 8 biți.

Mai jos este prezentat un posibil circuit de test pentru sumatorul pe 8 biți:
(fișier **Test_Adder8.vhd**)

```

46 library IEEE;
47 use IEEE.std_logic_1164.all;

49 entity Test_Adder8 is end;

53 architecture Driver of Test_Adder8 is
54     component Adder8
55         port (A,B : in Bit_Vector (7 downto 0);
56             Cin: in Bit;
57             Cout : out Bit;
58             Sum: out Bit_Vector ( 7 downto 0));
59     end component;

60     signal A,B,Sum:Bit_Vector (7 downto 0);
61     signal Cin,Cout:Bit :='0';
62 begin
63     UUT: Adder8 port map( A,B,Cin, Cout, Sum);
64     Stimulus:
65         process
66             variable Temp: Bit_Vector ( 7 downto 0);
67         begin
68             Temp := "00000000";
69             for i in 1 to 32 loop
70                 if i mod 2 /= 1 then
71                     A <= Temp;
72                     B <= "00000001";
73                 else
74                     B <= Temp;
75                     A <= "00000001";
76                 end if;
77                 wait for 10 ns;
78                 Temp := Sum;
79             end loop;
80         wait;
81     end process;
82 end;
```

În circuitul de test de mai sus modelul sumatorului pe 8 biți nu este testat pentru toate combinațiile de valori de la intrări deoarece sunt foarte multe (2^{17} combinații). Se poate aprecia dacă modelul este bun pe baza unui set mult mai mic de combinații. De exemplu, arhitectura circuitului de test de mai sus oferă posibilitatea de a simula și verifica sumatorul pe 8 biți în cazul în care, pe una din intrări se aplică valoarea "00000001" iar pe cealaltă intrare se atribuie rezultatul sumei efectuate anterior.

Concret, sunt prevăzute 32 de iterații (cu instrucțiunea *for ... loop*) în care stabilirea valorilor atribuite celor două intrări este realizată în funcție de paritatea indexului *i*. Selectarea valorii pare sau impare a indexului *i* este realizată cu ajutorul instrucțiunii secvențiale *if* (liniile 75-81), care permite execuția condiționată a unor seturi de instrucțiuni secvențiale.

Forma generală a instrucțiunii *if* este următoarea:

```

if condiție1 then
    instrucțiuni secvențiale1
{elsif condiție2 then
    instrucțiuni secvențiale2}
[else
    instrucțiuni secvențiale3]
end if;

```

În cadrul formei generale acoladele “{...}” indică faptul ca textul din interiorul acestora poate fi multiplicat de zero sau mai multe ori. Parantezele “[...]” arată ca textul este opțional.

Când o instrucțiune *if* este executată, condițiile specificate în cadrul acesteia sunt verificate în ordinea întâlnirii lor, până este găsită cea adevărată. Sunt executate apoi instrucțiunile secvențiale care corespund condiției adevărate.

Dacă nici o condiție care urmează cuvintelor cheie **if** sau **elsif** nu este adevărată atunci, dacă este prezentă clauza **else**, sint executate instrucțiunile corespunzătoare acesteia.

În instrucțiunea *if* din arhitectura circuitului de test a sumatorului pe 8 biți, în cadrul condiției este utilizat operatorul **mod** (modulo). Acest operator realizează următoarea funcție aritmetică:

$$L \bmod R = L - (R * N),$$

unde operandii *L* și *R* sunt numere întregi iar *N* este cel mai mare întreg pentru care $R * N \leq L$. Tipul rezultatului este același cu al operandilor.

Astfel, dacă rezultatul operației “*i mod 2*”, unde *i* parcurge bucla *for*, este diferit de 1 (*i* este par) atunci semnalul *A* va primi valoarea variabilei *Temp* iar *B* valoarea “00000001”, în caz contrar (*i* este impar) valoarea variabilei *Temp* i se va atribui semnalului *B* iar semnalului *A* valoarea “00000001”.

Pentru fiecare pas de execuție a buclei *for ... loop* variabila *Temp* va primi noua valoare calculată de sumator, prin portul *Sum*. De asemenea, la fiecare iterație procesul este suspendat timp de 10 ns. Aceasta presupune că simularea va trebui efectuată pe un interval de timp de minimum 320 ns pentru a parcurge toate cele 32 de iterații.

2.4. Aplicații 1

1. Copiați fișierele *Adder8.vhd* și *Test_Adder8.vhd* în directorul de lucru VHDL.
2. Compilați fișierele de mai sus, efectuați simularea entității de test *Test_Adder8* și urmăriți cu atenție formele de undă a semnalelor pentru a aprecia dacă rezultatele simulării modelului sumatorului pe 8 biți sunt corecte.

Observații: în fereastra *Wave* valorile semnalelor pe 8 biți sunt reprezentate implicit în binar. Prin expandarea numelor acestor semnale (apăsare pe semnul + din dreptul acestora) se pot vizualiza formele de undă a fiecărui semnal component al celui pe 8 biți.

Semnalele, în special cele pe mai mulți biți, pot fi vizualizate în fereastra *Wave* sub diverse forme (binar, zecimal, hexazecimal, etc). În cazul sumatorului pe 8 biți este mai util să se vizualizeze semnalele multibit de la intrare și ieșire în zecimal.

Pentru aceasta, în fereastra *Wave* selectați semnalele *A*, *B* și *Sum*, apoi din meniu selectați:

Meniu fereastra Wave: Format > Radix > Decimal.

3. În fișierul *Adder8.vhd*, pe lângă arhitectura *Structure* realizați o nouă arhitectură numită *Structure1* în care descrierea structurală să fie realizată compact doar cu instrucțiunea *generate* forma cu *for* (fără a se utiliza forma cu *if*).

4. Recompilați fișierul `Adder8.vhd` și reluați simularea entității de test `Test_Adder8`.

Observație: Deoarece acum entitatea *Adder8* are două arhitecturi, *Structure* și *Structure1* la simulare este necesar să se specifice care din aceste două arhitecturi este considerată pentru componenta *Adder8*. Pentru aceasta, în fișierul `Test_Adder8.vhd`, în partea declarativă a arhitecturii *Driver* se va adăuga o linie pentru configurarea componentei `Full_Adder` astfel:

```
for all: Adder8 use entity work.adder8(structure1);
```

5. Descrieți în limbaj VHDL latch-ul pe 8 biți din lucrarea de laborator anterioară utilizând instrucțiunea *generate*.

3. Modelarea comportamentală. Modelul comportamental al unui registru de deplasare configurabil

3.1 Modelarea comportamentală. Principii generale

În VHDL modelarea comportamentală este reprezentată de instrucțiunea concurentă *process*. Instrucțiunea *process* sau procesul conține un set de instrucțiuni care se execută secvențial. O parte din instrucțiunile secvențiale dintr-un proces sunt similare instrucțiunilor din limbajele de programare, cum ar fi limbajul C. De aceea, modelarea comportamentală se mai numește și modelare de tip algoritm. Exemple de astfel de instrucțiuni sunt *if*, *case*, *for-loop*.

Instrucțiunea *process* utilizată la modelarea comportamentală a circuitelor digitale are următoarea formă generală:

```
etichetă: process (lista senzitivitate)
    declarații
begin
    instrucțiuni secvențiale
end process;
```

Lista senzitivitate este o listă de semnale (de exemplu, o parte din porturile de intrare ale circuitului) care determină activarea procesului și, astfel, executarea instrucțiunilor secvențiale din cadrul său.

În partea declarativă a instrucțiunii *process* se pot face diverse *declarații* ce pot fi folosite în procesul respectiv (de exemplu, declarații de tipuri de date, declarații de variabile, declarații de funcții, etc).

Între **begin** și **end** reprezintă zona instrucțiunilor secvențiale. Aceste instrucțiuni sunt executate în ordinea în care sunt scrise. Câteva din cele mai utilizate instrucțiuni secvențiale într-un proces sunt:

- instrucțiunea secvențială de atribuire pentru semnale
- instrucțiunea de atribuire pentru variabile
- instrucțiunea *if*
- instrucțiunea *case*
- instrucțiunea *loop*

Orice proces se activează prima dată la momentul de timp $t=0$. După executarea instrucțiunilor procesul se suspendă până când apare un eveniment al oricărui semnal din lista de senzitivitate.

Observație: față de instrucțiunile *process* fără listă de senzitivitate (utilizate până în prezent în cadrul circuitelor de test) în cadrul cărora s-a utilizat instrucțiunea *wait* pentru suspendarea temporară sau definitivă a proceselor respective, la procesele cu lista de

senzitivitate NU se poate utiliza instrucțiunea *wait* pentru a suspenda procesele respective. Suspendarea/activarea proceselor de acest tip este dictată doar de semnalele din lista de senzitivitate.

3.2 Modelul comportamental al unui registru de deplasare configurabil.

a) Specificații

În continuare se dorește implementarea în VHDL a unui model comportamental pentru un registru de deplasare configurabil. Semnalul de intrare D are dimensiunea m , iar semnalul de ieșire Q dimensiunea n , $m \leq n$.

Tabela de adevăr a registrului de deplasare este următoarea:

CLK	CLR	LD	SH	DIR	Q
X	1	X	X	X	0
0	0	X	X	X	Q^*
1	0	X	X	X	Q^*
/	0	0	0	X	Q^*
∇	0	1	X	X	D
∇	0	0	1	0	$0 \& Q^*(1 \text{ to } n-1)$
∇	0	0	1	1	$Q^*(2 \text{ to } n) \& 0$

Q^* -semnifică faptul că starea anterioară a registrului se regăsește pe ieșiri

Din tabela de adevăr se poate observa că registrul de deplasare are o intrare *clear* (CLR) –de stergere asincronă, activă pe ‘1’ logic, care suprascrive toate intrările. Încărcări sau deplasări pot apărea doar pe un front crescător al semnalului de tact (CLK).

Dacă semnalele LD și SH sunt în starea ‘0’ logic, la ieșire nu are loc nici o modificare. Atunci când semnalul LD este în ‘1’ logic, valoarea curentă a semnalului D este încărcată în registru.

În schimb, dacă LD este în ‘0’ logic iar SH este în ‘1’ logic atunci valoarea curentă a registrului este deplasată cu o poziție la dreapta (dacă semnalul DIR e în ‘0’ logic) sau la stânga (dacă DIR e în ‘1’ logic).

Poziția rămasă vacantă în oricare din cazuri este înlocuită cu ‘0’.

b) Modelul comportamental în VHDL

Ma jos sunt prezentate declarația de entitate pentru registrul de deplasare configurabil și arhitectura asociată acesteia:

(fișier ShiftN.vhd)

```

1  library IEEE;
2  use IEEE.std_logic_1164.all;

3  entity ShiftN is
4      port ( CLK : in Bit;
5            CLR : in Bit;
6            LD  : in Bit;
7            SH  : in Bit;
8            DIR : in Bit;
9            D   : in Bit_Vector;
10           Q   : out Bit_Vector);
12  begin
14      assert ( D'Length <= Q'Length )
15          report "Intrarea D nu poate fi mai mare decit iesirea Q"
16          severity Failure;
18  end ShiftN;
```

```

22 architecture Behavior of ShiftN is
23 begin
24     Shifter:
25     process (CLR, CLK)
26         subtype InBits is Natural range D'Length-1 downto 0;
27         subtype OutBits is Natural range Q'Length-1 downto 0;
28         variable State: Bit_Vector ( OutBits ) ;
29
30     begin
31         if CLR= '1' then
32             State := (others => '0' ) ;
33             Q <= State after 3 ns;
34         elsif CLK'Event and CLK = '1' then
35             if LD = '1' then
36                 State := (others => '0');
37                 State (InBits) := D;
38                 Q <= State after 5ns;
39             elsif SH = '1' then
40
41                 case DIR is
42                     when '0' =>
43                         State := '0' & State (State'Left downto 1);
44                     when '1' =>
45                         State := State (State'Left-1 downto 0) & '0'
46                     ;
47                 end case;
48                 Q <= State after 7ns;
49             end if;
50         end if;
51     end process;
52 end;

```

Descrierea de mai sus este o descriere comportamentală (*behavioral description*) deoarece modelul registrului de deplasare este descris ca algoritm și nu ca structură fizică sau logică. În acest stadiu al proiectului este importantă doar corectitudinea algoritmului descris în limbaj VHDL.

Asa cum am menționat anterior se propune posibilitatea configurării numărului de biți din registrul de deplasare.

În VHDL, acest lucru este posibil prin utilizarea porturilor fără limitări (“*unconstrained ports*”).

Astfel semnalele “D” și “Q” sunt declarate ca fiind de tip `Bit_Vector`, dar numărul elementelor nu este specificat, deci este nelimitat. Atunci când am declarat aceleași semnale pentru *latch* în lucrarea de laborator numărul 2 am precizat numărul elementelor.

Lipsa acestor limitări conduce la următoarele implicații:

- modelul poate fi descris pentru a lucra cu un număr nelimitat de biți
- atunci când entitatea este atribuită unei instanțe a unei componente, trebuie precizat numărul elementelor.

În interiorul declarației de entitate se verifică cu specificația *assert* dacă dimensiunea intrării (*D*) nu este mai mică decât cea a ieșirii (*Q*). Specificația *assert* folosește atributul predefinit “*Length*”, care furnizează numărul de elemente al tabloului.

Construcția *D'Length* va returna deci, numărul de elemente (biți) ale lui *D*. Deoarece acest nume nu este evaluat până când entitatea *ShiftN* nu a fost atribuită unei componente, numărul de biți este cunoscut abia atunci.

Instrucțiunea *assert* prezintă clauza *severity*. Dacă în urma evaluării expresiei instrucțiunii *assert* rezultatul este fals atunci va fi afișat mesajul clauzei *severity*, dar și expresia *severity* însăși.

Pentru a descrie comportamentul modelului sunt utilizate instrucțiunea *process* și lista de sensibilități (“*sensitivity list*”).

Lista de sensibilități conține semnalele la care procesul este sensibil. Un proces este sensibil la un semnal când modificarea valorii semnalului produce executia procesului.

În consecință, acest proces va fi executat ori de câte ori semnalele “CLR” și “CLK” își vor modifica valorile.

Specificatiile din interiorul procesului sunt executate în ordinea apariției lor (secvențial). Apoi, procesul așteaptă o nouă schimbare a valorii semnalelor la care este sensibil. Orice proces este echivalent cu o instrucțiune concurentă, în consecință, timpul de execuție al procesului este 0 în timp simulat.

În interiorul procesului sunt două declarații de subtipuri. Subtipurile sunt limitări ale unor tipuri sau subtipuri existente.

Tipul predefinit *Integer* este declarat ca:

type Integer is range -2147483648 to 2147483647;

iar subtipul predefinit *Natural* este declarat ca fiind :

subtype Natural is Integer range 0 to 2147483647;

ceea ce înseamnă că subtipul *Natural* este un tip *Integer* nenegativ.

Astfel, subtipul “*InBits*” este un *Integer*, al cărui domeniu descrescător se întinde de la cel mai semnificativ bit al intrării “*D*” până la 0.

Similar, subtipul “*OutBits*” este un tip *Integer* al cărui domeniu descrescător se întinde de la cel mai semnificativ bit al ieșirii “*Q*” până la 0.

Starea internă a registrului de întârziere este memorată în variabila “*State*” de tip *Bit_Vector* iar numărul de biți este dat de subtipul *OutBits*. Aceasta înseamnă că variabila “*State*” are aceeași dimensiune cu ieșirea “*Q*”.

Linia 37 conține specificatia de atribuire pentru a inițializa variabila “*State*”. Nu putem folosi un vector de zerouri deoarece nu știm câți biți conține variabila “*State*” iar sintaxa limbajului VHDL impune ca numărul de biți de ambele părți ale specificației de atribuire să coincidă.

VHDL permite construirea de tipuri *Bit_Vector* (precum și de alte tablouri) de orice lungime necesare specificației de atribuire utilizând construcția “*aggregate*”. Utilizând un agregat care conține asocierea “*others*” (*others association*) putem atribui variabilei “*State*” un vector de lungime egală cu numărul de zerouri.

Un agregat reprezintă o listă de valori ale unui tablou sau ale unui tip înregistrare. Este descris de o secvență de asociații separate de virgulă și înconjurate de paranteze.

În cazul nostru avem o singură valoare: “*others =>0*”. Notăția “*others =>*” indică faptul că elementele nenumărate în agregat – aici toate – vor fi înlocuite cu valoarea de după săgeată.

La linia 40 clauza *elsif* utilizează atributul predefinit “*Event*”. Acest atribut care trebuie precedat de un semnal, returnează “*True*” la momentele de timp pentru care semnalul care îl precede tocmai și-a schimbat valoarea, și “*False*” altfel.

Astfel, construcția “*CLK’Event and CLK=’1’*” semnifică următoarele: “*CLK* tocmai și-a schimbat valoarea și este în 1 logic”. Din acest motiv expresia este adevărată exact pe frontul crescător al semnalului “*CLK*”.

În literatura de specialitate se recomandă utilizarea construcției predefinite *rising_edge(CLK)* atunci când semnalul *CLK* este de tip *std_logic*, pentru a ne asigura că tranziția în ‘1’ logic a semnalului de tact se face din ‘0’ logic și nu din ‘X’, ‘Z’, ‘-’ sau celelalte valori ale tipului *std_logic*.

Totusi, cele doua modalitati folosite pentru detectarea frontului crescator al semnalului de tact sint similare la simulare, la sinteza logica insa, este posibila aparitia de rezultate diferite. Daca semnalul "CLK" este de tip *bit* cele doua constructii sint echivalente si la simulare si la sinteza logica.

In linia 45 datorită domeniilor descrescătoare cu limite identice la dreapta ale subtipurilor declarate la liniile 29 și 30 sînt atribuiți biții cei mai puțin semnificativi ai variabilei *State*.

Liniile 52 și 54 demonstrează utilizarea unui alt atribut predefinit "*Left*" care determină valoarea extremă stînga a indexului tabloului. In consecinta, atributul "*State'Left*" este identic cu "*Q'Length-1*".

3.3 Testarea modelului comportamental

Programul de test prezentat mai jos instaaiază o unitate supusă testului ShiftN avînd intrarea *D* pe 4 biți și ieșirea *Q* pe 8 biți.

(fisier Test_ShiftN.vhd)

```

66 library IEEE;
67 use IEEE.std_logic_1164.all;

69 entity Test_ShiftN is end;

73 architecture Driver of Test_ShiftN is
74     component ShiftN
75         port ( CLK : in Bit;
76               CLR : in Bit;
77               LD  : in Bit;
78               SH  : in Bit;
79               DIR : in Bit;
80               D   : in Bit_Vector;
81               Q   : out Bit_Vector);
82     end component;

83     signal CLK, CLR, LD, SH, DIR : Bit ;
84     signal D : Bit_Vector ( 1 to 4) ;
85     signal Q : Bit_Vector ( 8 downto 1 );
86 begin
87     UUT : ShiftN port map ( CLK, CLR, LD, SH, DIR, D, Q );
88     Stimulus:
89     process
90     begin
91         --clear the register--
92         CLR <= '1' , '0' after 10ns;
93         wait for 10ns;
94         --load the register--
95         D <= "1110" ;
96         LD <= '1' , '0' after 10 ns;
97         CLK <= '0' , '1' after 3ns;
98         wait for 10ns;
99         -- left shift the pattern
100        SH <= '1' ;
101        DIR <= '1' ;
102        for i in 1 to 5 loop
103            Clk <= '0' , '1' after 3 ns;
104            wait for 10ns;
105        end loop;

```

```

118 --right shift the pattern
120         DIR <= '0' ;
121         for i in 1 to 8 loop
122             CLK <= '0' , '1' after 3ns;
123             wait for 10ns;
124         end loop;
126     wait;
127 end process;
129 end;

```

Declarația de componentă nu impune limitări asupra porturilor D și Q . Limitări sînt impuse la instanțierea componentei.

Semnalul D este declarat ca fiind de 4 biți în ordine crescătoare, semnalul Q este declarat ca fiind de 8 biți, în ordine descrescătoare ($8 \text{ downto } 0$). Cînd aceste semnale sînt asociate cu porturile registrului (linia 91) informația de limitare este transmisă modelului registrului cînd entitatea și arhitectura sînt elaborate.

Reamintim că în model – în declarația subtipurilor “*InBits*” și “*OutBits*” - am presupus că indexarea semnalelor D și Q se va face descrescător (“*length-1 downto 0*”). Dar, în circuitul de test Q este declarat “ $8 \text{ downto } 0$ ” iar D de la 1 la 4.

Limbajul VHDL utilizează regula de aranjare a elementelor pentru rezolvarea acestor situații.

Atîta timp cît numărul de elemente din domenii este identic, elementul cel mai din stînga al unui domeniu este comparat cu cel mai din stînga din celălalt domeniu, următorul element dintr-un domeniu cu următorul din celălalt domeniu, și așa mai departe.

Astfel “ $D(1)$ ” din circuitul de test este “ $D(3)$ ” din model, “ $D(2)$ ” din testbench este “ $D(2)$ ” din model, “ $D(3)$ ” din testbench este “ $D(1)$ ” din model. Similar stau lucrurile și în cazul semnalului Q .

3.4 Aplicații 2

1. Copiați în directorul VHDL fișierele ShiftN.vhd și Test_ShiftN.vhd
2. Compilați, efectuați simularea entității de test și urmăriți cu atenție formele de undă rezultate în urma simulării.
3. Dezvoltați în limbaj VHDL modelul structural pentru circuitul secvențial din figura 2. Lungimea n este o constantă specificată generic în declarația de entitate.
4. Scrieți diagrama de stare a circuitului și specificați funcția sa logică.
5. Creați un fișier cu numele Registru.vhd și descrieți declarația de entitate și arhitectura comportamentală a circuitului din fig. 2




Fig.2 Circuit secvențial