

FIȘA DISCIPLINEI
Anul universitar 2016-2017

Decan,
Prof.dr.ing. Daniela Tărniceriu

1. Date despre program

1.1 Instituția de învățământ superior	Universitatea Tehnică "Gheorghe Asachi" din Iași
1.2 Facultatea / Departamentul	Electronică, Telecomunicații și Tehnologia Informației
1.3 Departamentul	Telecomunicații
1.4 Domeniul de studii	Inginerie electronică, telecomunicații și tehnologii informaționale
1.5 Ciclul de studii	Masterat
1.6 Programul de studii / Calificarea	Radiocomunicații digitale

2. Date despre disciplina

2.1 Denumirea disciplinei	Proiectarea și verificarea cu HDL a circuitelor digitale						
2.2 Titularul activitatilor de curs	Conf. dr. inginer Dănuț Burdia						
2.3 Titularul activitatilor de laborator/proiect	Conf. dr. inginer Dănuț Burdia						
2.4 Anul de studiu	2	2.5 Semestrul	3	2.6 Tipul de evaluare	Examen	2.7 Tipul disciplinei	DS

3. Timpul total estimat (ore pe semestru al activitatilor didactice)

3.1 Numar de ore pe saptamana	4	din care: 3.2 curs	2	3.3 proiect/laborator	2
3.4 Total ore din planul de invatamant	56	din care: 3.5 curs	28	3.6 proiect/laborator	28
Distributia fondului de timp					ore
Studiul dupa manual, suport de curs, bibliografie si notite					28
Documentare suplimentara in biblioteca, pe platformele electronice de specialitate si pe teren					28
Pregatire seminarii/laboratoare, teme, referate, portofolii și eseuri					42
Tutoriat					6
Examinari					4
Alte activitati - consultatii					4
3.7 Total ore studiu individual	112				
3.9 Total ore pe semestru	168				
3.10 Numarul de credite	7				

4. Precondiții (acolo unde este cazul)

4.1 de curriculum	
4.2 de competente	Noțiuni de bază de circuite digitale și limbaje de programare

5. Conditii (acolo unde este cazul)

5.1. de desfasurare a cursului	• Sală cu capacitate de minim 30 de locuri dotat cu tablă, calculator, videoproiector, instrumente de scris si sters tabla • În timpul cursului studenții trebuie să închidă telefoanele mobile sau să le comute pe modul fără sonerie sau vibrații. • Nu sunt permise convorbirile telefonice in timpul cursului nici părăsirea sălii in vederea preluării apelurilor telefonice.
--------------------------------	--

5.2. de desfasurare a laboratorului	Lucrarile de laborator trebuie efectuate in totalitate, rezultatele fiind notate la fiecare sedinta. Studenții se vor prezenta la laborator cu un scurt conspect al referatului lucrării de laborator. Temele de casă și proiect trebuie predate la termenul stabilit. Întârzierile în predare trebuie bine justificate. Prezentarea la examen este conditionată de parcurgerea și finalizarea aplicațiilor cu colocviu și notarea temelor de casa.
-------------------------------------	---

6. Competentele specifice acumulate

Competențe profesionale	- Să cunoască terminologia utilizată în proiectarea cu ajutorul limbajelor de descriere hardware a circuitelor digitale. - Să demonstreze abilități de aplicare corectă a principiilor de proiectare a circuitelor digitale. - Să demonstreze capacitatea de modelare la diverse nivele de descriere a circuitelor digitale combinaționale și secvențiale cu ajutorul limbajelor de descriere hardware - Să identifice și să aleagă metodele optime pentru implementarea circuitelor de test - Să dezvolte deprinderi de utilizare corectă a instrumentelor de modelare, simulare și sinteză a circuitelor digitale
Competențe transversale	- Să utilizeze eficient resursele de informare și resursele de comunicare și formare profesională în domeniul proiectării asistate de calculator a circuitelor digitale - Să demonstreze preocupare pentru perfecționare profesională prin antrenarea abilităților de gândire critică și să să-și perfecționeze pregătirea și educația pe întregul parcurs al activității. - Să dezvolte abilități de lucru în echipă și să se familiarizeze cu ușurință într-un mediu dedicat modelării și simulării circuitelor digitale cu ajutorul limbajelor de descriere hardware

7. Obiectivele disciplinei (reiesind din grila competentelor specifice acumulate)

7.1 Obiectivul general al disciplinei	Dezvoltarea de competente teoretice și practice în domeniul modelării, simulării, sintezei și implementării FPGA a circuitelor digitale cu ajutorul limbajelor de descriere hardware
7.2 Obiectivele specifice	- Să însușească conceptele de bază ale proiectării sistemelor digitale - Să însușească terminologia de bază și elementele de sintaxă ale limbajelor de descriere hardware - Să înțeleagă și să aplice principiile de modelare a circuitelor digitale cu ajutorul limbajelor de descriere hardware - Să aplice principiile de modelare și stilurile de codare la nivel RTL - Să demonstreze însușirea principiilor și tehnicilor de construcție a circuitelor de test cu ajutorul limbajelor de descriere hardware - Să demonstreze însușirea deprinderilor de utilizare a instrumentelor de simulare, sinteză și implementare FPGA a circuitelor digitale modelate în limbaje de descriere hardware.

8. Continuturi

8. 1 Curs	Metode de predare	Observatii
Introducere în proiectarea sistemelor digitale	Combinare:	1 prelegere
Concepte ale proiectării digitale. Sisteme de numărare, Aritmetica binară, Circuite combinaționale, Circuite de stocare, Circuite secvențiale, Mașini cu stări finite, Memorii	-metoda prelegerilor -folosirea videoproietorului, -explicația,	2 prelegeri
Dispozitive logice programabile - Memorii Read-Only, Arii logice programabile , Dispozitive logice programabile complexe –CPLD, Arii de porți programabile - FPGA	-conexiuni cu conținutul altor discipline de specialitate, cu informații transmise anterior în cadrul disciplinei, sau aplicațiile practice ale problemelor investigate.	1 prelegere
Proiectarea circuitelor digitale pe baza HDL. Terminologia de bază a limbajului VHDL, Stiluri de modelare în VHDL, Elemente de sintaxă a limbajului VHDL. Modelarea în VHDL a circuitelor combinaționale. Modelarea în VHDL a circuitelor secvențiale. Modelarea în VHDL a mașinilor cu stări finite.		3 prelegeri
Proiectarea și organizarea unui testbench.		2 prelegeri

- Structura unui testbench și mediul de testare, Scrierea unui testbench în VHDL, Mecanisme de inițializare, Generatoare de clock și sincronizare, Generatoare de semnale, Controlul răspunsului, Testbench pentru circuite combinaționale. Testbench pentru circuite secvențiale.	
Principii de modelare la nivel RTL. - Separarea blocurilor combinaționale de blocurile secvențiale, circuite sincrone, bistabile sincrone, eliminarea glich-urilor folosind circuite sincrone, timpi de constrângere în circuitele asincrone, stiluri de codare în VHDL la nivel RTL	2 prelegeri
Sinteza circuitelor digitale pe baza HDL - cod VHDL sintetizabil, considerarea aspectelor temporale în sinteză, sinteza cu constrângeri de timing	1 prelegere
Proiectarea memoriilor în VHDL pentru FPGA	1 prelegere
Proiectarea circuitelor aritmetice în VHDL - Digital pipelining, partiționarea unui proiect, proiectarea sumatoarelor, proiectarea multiplicatoarelor	1 prelegere

Bibliografie 1. D. Burdia, G.S. Popescu, Proiectarea asistata de calculator a circuitelor electronice. SPICE si VHDL, Matrixrom, 1999. 2. J. Bhasker, A VHDL Primer, Prentice Hall, 1995 3. S. Sjöholm, L. Lindh, VHDL for Designers, Prentice Hall, 1997 4. D.L. Perry, VHDL: Programming by Example, McGraw-Hill, 2002 5. P.P.Chu, RTL Hardware Design Using VHDL, Wiley-Interscience, 2006. 6. Robert Dueck, 2000, Digital Design with CPLD Applications and VHDL, Ed. Thomson Delmar Learning. 7. Clive Maxfield, 2004, The Design Warrior's Guide to FPGAs, Ed. Elsevier-Newnes. 8. Peter J. Ashenden, 2002, The Designer's Guide to VHDL – Second Edition, Ed. Morgan Kaufmann Publishers. 9. Zainalabedin Navabi, 2005, Digital Design and Implementation with Field Programmable Devices, Ed. Kluwer Academic Publishers, Boston 10. Richard Munden, 2005, ASIC and FPGA Verification: A Guide to Component Modeling, Ed. Elsevier-Morgan Kaufmann Publishers. 11. William K. Lam, 2005, Hardware Design Verification: Simulation and Formal Method-Based Approaches, Ed. Prentice Hall, 12. J.P. Deschamps, G.J.A. Bioul, G. D. Sutter, Synthesis of Arithmetic Circuits – FPGA, ASIC and Embedded Systems, Ed. John Wiley & Sons. 13. Uwe Meyer-Baese, 2007, Digital Signal Processing with Field Programmable Gate Arrays, Third Edition, Ed. Springer.		
8. 2 Seminar / laborator	Metode de predare	Observatii
1. Probleme organizatorice, protecția muncii, generalități	Exercitiul Efectuare de aplicatii practice (modelare, simulare, sinteza, implementare) Discutii	
2. Limbajul VHDL. Descrierea, compilarea și simularea unui proiect		
3. Limbajul VHDL. Modelarea data-flow și modelarea structurala		
4. Limbajul VHDL. Modelarea comportamentala.		
5. Simularea și verificarea modelelor VHDL folosind circuite de test fara monitorizarea iesirilor		
6. Simularea și verificarea modelelor VHDL folosind circuite de test cu monitorizarea iesirilor		
7. Proiectarea, simularea și sinteza circuitelor digitale cu programul Xilinx ISE		
8. Structura și utilizarea plăcilor de dezvoltare FPGA Xilinx Spartan 3. Utilizarea generatorului de clock. Divizoare de frecvență		
9. Structura și utilizarea plăcilor de dezvoltare FPGA Xilinx Spartan 3. Utilizarea afisajului cu celule cu 7 segmente		
10. Structura și utilizarea plăcilor de dezvoltare FPGA Xilinx Spartan 3. Utilizarea portului VGA.		
11. Modelarea și sinteza FPGA a circuitelor combinaționale.		
12. Modelarea și sinteza FPGA a circuitelor secvențiale		

13. Modelarea și sinteza FPGA a mașinilor cu stări finite		
14. Colocviu evaluare		
Bibliografie - D. Burdia, Proiectare asistată de calculator a sistemelor analogice și digitale, Ed. Tehnopres, Iași, 2009. - http://www.etti.tuiasi.ro/pac – referate de laborator - Digilent, Spartan-3 FPGA Starter Kit Board User Guide - Xilinx Spartan-3 FPGA, Family Data Sheet - Xilinx Spartan-3 Generation FPGA User Guide		

9. Coroborarea conținuturilor disciplinei cu așteptările reprezentanților comunității epistemice, asociațiilor profesionale și angajatori reprezentativi din domeniul aferent programului

În stabilirea conținutului disciplinei și a metodelor de predare/examinare, titularii disciplinei s-au consultat atât cu omologii din comunitatea academică românească, cât și din străinătate. De asemenea, s-a ținut cont și de opinia și așteptările principalilor agenți industriali din România, cu care facultatea are colaborări. Obiectivele disciplinei sunt în concordanță cu planul de învățământ, transmițând informații și formând deprinderi necesare viitorilor specialiști din domeniul electronicii și telecomunicațiilor.

10. Evaluare

Tip activitate	10.1 Criterii de evaluare	10.2 Metode de evaluare	10.3 Pondere din nota finală
10.4 Curs	-Gradul de asimilare a cunoștințelor teoretice de specialitate -Coerența logică și utilizarea adecvată a noțiunilor -Corectitudinea rezolvării problemelor	Probă scrisă, cu durata de două ore, constând din 2 probleme și un subiect teoretic.	40%
10.5 Laborator/proiect	Activitatea la laborator -Frecvența și pertinenta intervențiilor orale, -Calitatea lucrărilor efectuate, -Consemnarea sistematică a informațiilor semnificative -Conștiinciozitatea, interesul pentru studiu individual	Evaluare continuă, Colocviu	20%
	Teme de casă, referate Gradul de finalizare și corectitudinea rezolvării temelor de casă - Modul de prezentare a referatelor și răspunsurile la întrebări	Colocviu, corectare teme de casă	40%
10.6 Standard minim de performanță			
Cunoașterea elementelor fundamentale de modelare în VHDL a circuitelor digitale			

Data completării,
02.09.2016

Semnătura titularului de curs,
Conf.dr.ing. Dănuț Burdia

Semnătura titularului de aplicații,
Conf.dr.ing. Dănuț Burdia

Data avizării în departament,

.....

Director departament,

Conf.dr.ing. Luminița Scripcariu