Home Studii Cadre didactice CHIPER Doru Florin
CHIPER Doru Florin PDF Imprimare Email
Luni, 02 Februarie 2009 14:20

DORU FLORIN CHIPER

Profesor dr. ing.

Catedra de Electronica aplicată şi sisteme inteligente
Membru senior IEEE

Contact Această adresă de e-mail este protejată de spamboţi; aveţi nevoie de activarea JavaScript-ului pentru a o vizualiza | Pagina personală | Telefon: 0232 213737, int. 233
Cursuri predate
Introducere în calculatoare
Bazele sistemelor de achiziţie a datelor
Tehnici avansate de sinteză a sistemelor digitale complexe

Domenii de interes
Prelucrarea numerică a semnalelor
Arhitecturi VLSI pentru DSP
Sisteme de achiziţie a datelor
Publicaţii selectate
[*] D.F. Chiper, "A Structured Dual Split-Radix Algorithm for the Discrete Hartley Transform", Circuits, Systems and Signal Processing, under review
[1] D.F. Chiper, M.N.S. Swamy, M.O. Ahmad, “An Efficient Unified Framework for the VLSI Implementation of a Prime-Length DCT/IDCT with High Throughput,” IEEE Trans. on Signal Processing, vol.54, no. 6, 2007
[2] D.F. Chiper, “A New Memory-Based Systolic Algorithm for DST with Low Complexity,” Proc. ISSCS'07, Iasi, Romania, 2007
[3] D.F. Chiper, M.N.S. Swamy, M.O. Ahmad, and T. Stouraitis, ”Systolic Algorithms and a Memory-Based Design Approach for a Unified Architecture for the Computation of DCT/DST/IDCT/IDST”, IEEE Trans. on Circuits and Systems- I, vol. 52, no. 6, 2005
[4] D.F. Chiper, M.N.S. Swamy, M.O. Ahmad, “An Efficient Systolic Array Algorithm for the VLSI Implementation of a Prime-Length DHT”, Proc. ISSCS'05, 2005
[5] D.F. Chiper, M.N.S. Swamy, M.O. Ahmad, and T. Stouraits, “A Systolic Array for the Discrete Sine Transform,” IEEE Trans. on Signal Processing, vol. 50, no. 9, pp. 2347-2353, 2002
Alte activităţi
Membru al IEEE Signal Processing Society


Ultima actualizare în Marţi, 25 Octombrie 2016 09:00